已閱讀1頁，還剩7頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領
文檔簡介
1、觸發(fā)器是構(gòu)成時序邏輯電路的基本單元，觸發(fā)器按邏輯功能分為RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器和T′觸發(fā)器等多種類型；按其電路結(jié)構(gòu)分為主從型觸發(fā)器和維持阻塞型觸發(fā)器等。1JK觸發(fā)器（1）JK觸發(fā)器符號及功能JK觸發(fā)器有兩個穩(wěn)定狀態(tài)：一個狀態(tài)是Q＝1，Q=0，稱觸發(fā)器處于“1”態(tài)，也叫置位狀態(tài)；另一個狀態(tài)是Q＝0，Q＝1，稱觸發(fā)器處于“0”態(tài)，也叫復位狀態(tài)。JK觸發(fā)器具有“置0”、“置1”、保持和翻轉(zhuǎn)功能，符號如圖l所示。反映JK觸發(fā)
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 第21章習題觸發(fā)器和時序邏輯電路
- 第4,5章 觸發(fā)器,時序邏輯電路習題答案...
- 邏輯門電路和觸發(fā)器
- 觸發(fā)器是數(shù)字電路中的一種基本單元
- 組合邏輯電路和時序邏輯電路
- 時序邏輯電路介紹
- 電子技術(shù)習題解答第8章觸發(fā)器和時序邏輯電路及其應用習題解答
- 基本rs觸發(fā)器和d觸發(fā)器
- 觸發(fā)器數(shù)字邏輯
- 第6章-時序邏輯電路
- 第32講 時序邏輯電路
- 論文時序邏輯電路的分析方法
- 基本rs觸發(fā)器
- d觸發(fā)器原理-d觸發(fā)器電路圖
- 基于fpga的時序邏輯電路設計
- 實驗四 基本rs觸發(fā)器和d觸發(fā)器2
- 利用d觸發(fā)器構(gòu)成計數(shù)器
- [工學]第七章 時序邏輯電路
- 利用d觸發(fā)器構(gòu)成計數(shù)器
- 第6章時序邏輯電路課后答案
評論
0/150
提交評論