第3章系統(tǒng)總線2013v1.2

1、計(jì) 算 機(jī) 組 成 原 理,2013年2月6日,第3章 系統(tǒng)總線,,I/O,,系統(tǒng)總線,,存儲(chǔ)器,,,CPU,為什么要用總線?,系統(tǒng)互聯(lián),分散連接內(nèi)部連線十分復(fù)雜，布線困難擴(kuò)展性差效率高總線連接簡(jiǎn)潔、成本低擴(kuò)展性好、靈活共享競(jìng)爭(zhēng)1970年DEC公司PDP-11小型計(jì)算機(jī)首次采用總線技術(shù),3.1 總線的基本概念,1、什么是總線,2、總線上信息的傳送,,,,,,,,,,,串行,并行,總線,定義：是連接多個(gè)部件的傳輸線

2、總線的關(guān)鍵特征是共享傳輸線?？偩€的兩個(gè)特點(diǎn)：任意時(shí)刻只能有一個(gè)設(shè)備向總線發(fā)送信息系統(tǒng)瓶頸多個(gè)部件可以同時(shí)從總線接受相同的信息廣播式,3.2 總線的分類(lèi),1.片內(nèi)總線,2.系統(tǒng)總線,芯片內(nèi)部 的總線,,雙向 與機(jī)器字長(zhǎng)、存儲(chǔ)字長(zhǎng)有關(guān),單向 與存儲(chǔ)地址、 I/O地址有關(guān),有出 有入,計(jì)算機(jī)各部件之間 的信息傳輸線,存儲(chǔ)器讀、存儲(chǔ)器寫(xiě)總線允許、中斷確認(rèn),中斷請(qǐng)求、總線請(qǐng)求,總線分類(lèi)——按位置,片內(nèi)總線是指芯片內(nèi)部的總線。

3、如在CPU芯片內(nèi)部，寄存器和寄存器之間、寄存器和算邏單元ALU之間都有總線連接。系統(tǒng)總線是指CPU、主存、I/O（通過(guò)I/O接口）各大部件之間的信息傳輸線。又叫板級(jí)總線和板間總線如ISA、PCI等。通信總線（I/O總線）是指計(jì)算機(jī)系統(tǒng)之間或計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)（如控制儀表等）之間的通信傳輸線。IDE、SCSI、USB、RS－232,通信總線,串行通信總線,并行通信總線,傳輸方式,,總線分類(lèi)——按功能,數(shù)據(jù)總線（DB）雙

4、向，寬度差別地址總線（AB）單向，寬度與尋址空間有關(guān)控制總線（CB）命令和狀態(tài),總線也包括電源線和地線！,3.3 總線特性及性能指標(biāo),3.3.1 總線物理實(shí)現(xiàn),3.3.2 總線特性,1、機(jī)械特性：是指總線在機(jī)械連接方式上的一些性能。如插頭和插座使用的標(biāo)準(zhǔn)，它們的幾何尺寸、形狀、引腳的個(gè)數(shù)以及排列的順序，接頭處的可靠接觸等等。2、電氣特性：是指總線的每一根傳輸線上信號(hào)的傳輸方向和有效的電平范圍。如低電平表示邏輯“0”，并要求

5、電平低于－3V；高電平表示邏輯“1”，并要求高電平高于＋3V。3、功能特性：是指總線中每根信號(hào)傳輸線的功能。4、時(shí)間特性：是指總線中的任一根信號(hào)傳輸線在什么時(shí)間內(nèi)有效。為了正確傳輸數(shù)據(jù)信息，每條總線上的各種信號(hào)，互相存在著一種有效時(shí)序的關(guān)系，因此，時(shí)間特性一般可用信號(hào)時(shí)序圖來(lái)描述。,3.3.3總線性能指標(biāo)(1),1、總線寬度：是指數(shù)據(jù)總線的根數(shù)，用bit（位）表示，如8位、16位、32位、64位（也即8根、16根、32根、64根數(shù)

6、據(jù)線）。2、最大傳輸率 (總線帶寬)：總線本身所能達(dá)到的最高傳輸速率，用MB/s（每秒多少兆字節(jié)）表示。例：總線工作頻率33.3MHz，總線寬度32位，則最大傳輸率＝ 33.3×32/8＝132MB/s。3、時(shí)鐘同步/異步：總線上的數(shù)據(jù)與時(shí)鐘同步工作的總線稱為同步總線，與時(shí)鐘不同步工作的總線稱為異步總線。4、總線復(fù)用：為提高總線的利用率，將地址總線和數(shù)據(jù)總線共用一組物理線，在某一時(shí)刻該總線傳輸?shù)刂沸盘?hào)，另一時(shí)刻傳輸數(shù)據(jù)

7、信號(hào)或命令信號(hào)。,總線性能指標(biāo)(2),5、信號(hào)線數(shù)：即地址總線、數(shù)據(jù)總線和控制總線三種總線的根數(shù)總和。6、總線控制方式：包括并發(fā)工作、自動(dòng)配置、仲裁方式、邏輯方式、計(jì)數(shù)方式等。負(fù)載能力：通常用可連接擴(kuò)增電路板數(shù)來(lái)反映總線的負(fù)載能力。由于不同的電路對(duì)總線的負(fù)載是不同的，即使同一電路在不同的工作頻率下，總線的負(fù)載也是不同的。因此，總線負(fù)載能力的指標(biāo)是不太嚴(yán)格的。7、其他：如電源電壓是5V還是3.3V、總線能否擴(kuò)展至64位寬度等。,課

8、堂練習(xí)與思考：,D,2.系統(tǒng)總線中控制線的功能是______。A.提供主存、I/O接口設(shè)備的控制信號(hào)和響應(yīng)信號(hào)B.提供數(shù)據(jù)信息 C.提供時(shí)序信號(hào) D.提供主存、I/O接口設(shè)備的響應(yīng)信號(hào),3.在______的微型計(jì)算機(jī)系統(tǒng)中，外設(shè)可和主存貯器單元統(tǒng)一編址 ，因此可以不使用I / O指令。 A.單總線 B.雙總線 C.三總線

9、 D.多總線,A,A,ISAEISAVL-BUSPCI,,總線標(biāo)準(zhǔn),3.3.4 總線標(biāo)準(zhǔn),總線標(biāo)準(zhǔn)的產(chǎn)生,總線是在計(jì)算機(jī)系統(tǒng)模塊化的發(fā)展過(guò)程中產(chǎn)生的，隨著計(jì)算及應(yīng)用領(lǐng)域的不斷擴(kuò)大，計(jì)算機(jī)系統(tǒng)中各類(lèi)模塊（特別是I/O設(shè)備所帶來(lái)的各類(lèi)接口模塊），其品種極其繁雜，往往出現(xiàn)一種模塊要配一種總線，很難在總線上更換、組合各類(lèi)模塊或設(shè)備。20世紀(jì)70年代末，為了使系統(tǒng)設(shè)計(jì)簡(jiǎn)化，模塊生產(chǎn)批量化，確保其性能穩(wěn)定，質(zhì)量可靠，

10、便于維護(hù)，人們開(kāi)始研究如何建立總線標(biāo)準(zhǔn)，完成系統(tǒng)設(shè)計(jì)和模塊制作。概念：所謂總線標(biāo)準(zhǔn)，可視為系統(tǒng)與各模塊、模塊與模塊之間的一個(gè)互連的標(biāo)準(zhǔn)界面。這個(gè)界面兩端的任一方只需根據(jù)總線標(biāo)準(zhǔn)的要求完成自身一面接口的功能要求，而無(wú)需了解對(duì)方接口與總線的連接要求。因此，按總線標(biāo)準(zhǔn)設(shè)計(jì)的接口可視為通用接口。,目前流行的總線標(biāo)準(zhǔn),ISAEISAVESAPCIMCASTD……,ISA、EISA,ISA：Industry Standard A

11、rchitecture——工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)，又稱AT總線24位地址線（可直接尋址的內(nèi)存容量為16MB）62+36引腳8/16位數(shù)據(jù)線最高時(shí)鐘頻率8MHz最大傳輸率16MB/sEISA：Extended Industry Standard Architecture —— 擴(kuò)展工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)EISA是一種在ISA基礎(chǔ)上擴(kuò)充開(kāi)放的總線標(biāo)準(zhǔn)地址總線32位數(shù)據(jù)總線32位總線的時(shí)鐘頻率為8MHz最大傳輸率33MB/s,MCA

12、、STD,MCA：Micro Channel Architecture——微通道體系結(jié)構(gòu)，32位標(biāo)準(zhǔn)總線，最大傳輸率40MB/s。MCA是IBM公司在推出其第一臺(tái)80386系統(tǒng)時(shí)，突破傳統(tǒng)ISA標(biāo)準(zhǔn)而創(chuàng)建的新型系統(tǒng)總線標(biāo)準(zhǔn)。MCA與ISA完全不兼容，所以限制了其推廣。STD：STD總線于1987年被國(guó)際電子電氣工程師協(xié)會(huì)（IEEE）列為標(biāo)準(zhǔn)（IEEE961標(biāo)準(zhǔn)），主要用于以微處理器為中心的工業(yè)控制領(lǐng)域。數(shù)據(jù)總線8位，最大傳輸率2

13、MB/S。,VL-BUS、PCI,VL-BUS：是由VESA（Video Electronic Standard Association，視頻電子標(biāo)準(zhǔn)協(xié)會(huì)）提出來(lái)的局部總線標(biāo)準(zhǔn)，也稱為 VESA總線。數(shù)據(jù)總線32位總線時(shí)鐘頻率33MHz配有局部控制器，將高速設(shè)備直接掛在CPU的總線上，實(shí)現(xiàn)CPU與高速外設(shè)之間的高速數(shù)據(jù)交換PCI：Peripheral Component Interconnect——外部設(shè)備互連總線。32/64

14、位數(shù)據(jù)總線，總線時(shí)鐘頻率33MHz最大數(shù)據(jù)傳輸率132MB/s～264MB/s與ISA、EISA均可兼容支持即插即用、支持多層結(jié)構(gòu),AGP、SCSI、USB,AGP：Accelerated Graphics Port——加速圖形接口，專(zhuān)為提高視頻帶寬而設(shè)計(jì)的總線規(guī)范。它采用點(diǎn)對(duì)點(diǎn)連接，連接控制芯片組和AGP顯示卡，因此嚴(yán)格說(shuō)AGP不能稱為總線，而是一種接口標(biāo)準(zhǔn)。SCSI：Small Computer System Interf

15、ace—小型計(jì)算機(jī)系統(tǒng)接口。SCSI總線主要用于光驅(qū)、音頻設(shè)備、掃描儀、打印機(jī)以及像硬盤(pán)驅(qū)動(dòng)器這樣的大容量存儲(chǔ)設(shè)備等的連接，是一種直接連接外設(shè)的并行I/O總線。USB：Universal Serial Bus——通用串行總線，是一種連接外圍設(shè)備的I/O總線，具有即插即用、熱拔插等優(yōu)良特點(diǎn)。,例1,某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHz，則總線帶寬是多少? 如果一個(gè)

16、總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘頻率升為66MHz，則總線帶寬是多少?解：設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)總線周期傳送的數(shù)據(jù)量用D表示， （1）根據(jù)定義可得 Dr = D/T = D×1/T = D×f =4B×33×1000000/s=132MB/s（2）64位=8B， Dr= D×f =8B×66×1000000/s=528M

17、B/s,提示：此題主要是考查對(duì)總線帶寬的理解。 總線帶寬＝一次傳輸?shù)淖止?jié)數(shù)／總線周期 ＝總線寬度/8*總線時(shí)鐘頻率,,,,,,,,3.4.1 單總線結(jié)構(gòu),CPU,主存,設(shè)備 接口,,設(shè)備,,······,······,,系統(tǒng)總線,,,適配器,設(shè)備,,,系統(tǒng)總線含DBUS，ABU

18、S，CBUS 特點(diǎn)：結(jié)構(gòu)簡(jiǎn)單，易于擴(kuò)充; 多部件共用一根總線，分時(shí)工作,傳輸效率較低。,3.4 總線結(jié)構(gòu),,,,,,,,單總線速度瓶頸,,,,,,,,3.4.2 雙總線結(jié)構(gòu),CPU,內(nèi)存,設(shè)備 接口,,設(shè)備,,······,······,,系統(tǒng)總線,,,適配器,設(shè)備,,,,CPU與內(nèi)存有專(zhuān)用高速總線

19、,減輕系統(tǒng)總線的負(fù)擔(dān); 內(nèi)存可通過(guò)系統(tǒng)總線與外設(shè)進(jìn)行DMA操作,而不必經(jīng)過(guò)CPU.,存儲(chǔ)總線,,,,,,,,3.4.3 三總線結(jié)構(gòu),CPU,內(nèi)存,,,系統(tǒng)總線,,,存儲(chǔ)總線,,通道,,,I/O總線,,,,,,,,三總線結(jié)構(gòu),■特點(diǎn):雙總線基礎(chǔ)上增加I/O總線,它是多個(gè)外設(shè)與通道間傳送信息的公共通路; ■通道的使用,進(jìn)一步提高了CPU的效率. ■“通道”是一臺(tái)具有特殊功能的處理器,它分擔(dān)了一部分CPU的功能.統(tǒng)一管理外設(shè)及實(shí)現(xiàn)外設(shè)與

20、內(nèi)存間的數(shù)據(jù)傳送.,,,,,,,,總線結(jié)構(gòu)與系統(tǒng)性能關(guān)系,■最大存儲(chǔ)容量 ◆單總線系統(tǒng)中,內(nèi)存要為外設(shè)保留一些地址. ■指令系統(tǒng) ◆單總線系統(tǒng)中,無(wú)須專(zhuān)門(mén)的I/O指令; ◆雙總線系統(tǒng)中,設(shè)有專(zhuān)門(mén)的I/O指令. ■吞吐量 ◆三總線系統(tǒng)比單總線系統(tǒng)要大得多.,3.4.4 四總線結(jié)構(gòu),為了進(jìn)一步提高I/O的性能，又出現(xiàn)了四總線結(jié)構(gòu)。局部總線、系統(tǒng)總線、高速總線、擴(kuò)展總線,1. 傳統(tǒng)微型機(jī)總線結(jié)構(gòu),3.4.5 總線結(jié)構(gòu)舉

21、例,2.VL-BUS局部總線結(jié)構(gòu),VL-BUS總線是與CPU的關(guān)系太緊密（實(shí)際上這種總線與486配合最佳），很難支持功能更強(qiáng)的CPU，從而出現(xiàn)了PCI總線。,3.PCI總線結(jié)構(gòu),4.多層PCI總線結(jié)構(gòu),,Pentium計(jì)算機(jī)主板總線結(jié)構(gòu)圖,CPU、RAM、ROM、控制芯片組等芯片之間的信號(hào)連接線稱為CPU總線。CPU總線針對(duì)具體處理器設(shè)計(jì)，因此沒(méi)有統(tǒng)一的規(guī)范。,這是一個(gè)三總線結(jié)構(gòu)，即有CPU總線、PCI總線和ISA總線。,CPU總線的時(shí)

22、鐘頻率為66.6MHz，CPU內(nèi)部時(shí)鐘是此時(shí)鐘頻率的倍頻。此總線可連接4-128M內(nèi)存。,主存控制器和Cache控制器芯片用來(lái)管理CPU對(duì)主存和Cache的存取操作。,PCI總線用來(lái)連接高速的I/O設(shè)備模塊，如顯卡等。通過(guò)“橋”芯片，PCI總線上連CPU總接，下連ISA總線。,ISA總線連接低速I(mǎi)／O設(shè)備，支持7個(gè)DMA通道和15級(jí)可屏蔽硬件中斷。,CPU總線、PCI總線和ISA總線通過(guò)兩個(gè)“橋”芯片連成整體。橋芯片起到了信號(hào)速度緩沖

23、、電平轉(zhuǎn)換和控制協(xié)議轉(zhuǎn)換的作用。,一、填空題 1. 在單機(jī)系統(tǒng)中，三總線結(jié)構(gòu)的計(jì)算機(jī)的總線系統(tǒng)由 、 和 等組成。,系統(tǒng)總線,內(nèi)存總線,I/O總線,2.總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的 ，是 多個(gè) 部件之間進(jìn)行數(shù)據(jù)傳送的 通道，并在

24、 的基礎(chǔ)上進(jìn)行工作。,互連機(jī)構(gòu),系統(tǒng)功能,公共,爭(zhēng)用資源,課堂練習(xí)與思考：,3.5 總線控制,3.5.1 總線判優(yōu)控制,總線判優(yōu)控制,分布式,集中式,,1. 基本概念,鏈?zhǔn)讲樵?計(jì)數(shù)器定時(shí)查詢,獨(dú)立請(qǐng)求方式,,,,總線控制,兩個(gè)問(wèn)題總線使用權(quán)分配，即總線判優(yōu)控制，也稱為仲裁邏輯通信過(guò)程控制總線判優(yōu)控制：多個(gè)主設(shè)備同時(shí)申請(qǐng)總線時(shí)，按一定的優(yōu)先等級(jí)順序確定哪個(gè)主設(shè)備能使用總線。集中式：將控制邏輯集中在一處，即總線仲裁器，

25、分為鏈?zhǔn)讲樵?、?jì)數(shù)器定時(shí)查詢、獨(dú)立請(qǐng)求三種分布式：將控制邏輯分散在與總線連接的各個(gè)部件或設(shè)備上，由各個(gè)節(jié)點(diǎn)競(jìng)爭(zhēng)使用權(quán)總線通信控制同步通信、異步通信、半同步通信、分離式通信,,,2. 鏈?zhǔn)讲樵兎绞?,,,,,,,,,I/O接口1,鏈?zhǔn)讲樵兎绞?基本思想：    各設(shè)備通過(guò)共同單一的BR線，向中央仲裁器發(fā)出總線請(qǐng)求。仲裁器接到BR信號(hào)以后，在BS線狀態(tài)為“0”（總線不忙）的情況下，發(fā)出總線授權(quán)信號(hào)

26、BG，該信號(hào)串行地從一個(gè)I/O接口傳送到下一個(gè)I/O接口。假如BG到達(dá)的接口無(wú)總線請(qǐng)求，則繼續(xù)往下查詢；假如BG到達(dá)的接口有總線請(qǐng)求，BG信號(hào)便不再往下查詢，該I/O接口獲得了總線控制權(quán)（將BS置為“1”）。顯然，離中央仲裁器最近的設(shè)備具有最高優(yōu)先級(jí)，可以通過(guò)接口的優(yōu)先級(jí)排隊(duì)電路來(lái)實(shí)現(xiàn)。,,,,,,,,,,,,,,鏈?zhǔn)讲樵兎绞降膬?yōu)點(diǎn): 只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)多個(gè)設(shè)備的總線仲裁，并且很容易擴(kuò)充設(shè)備。

27、鏈?zhǔn)讲樵兎绞降娜秉c(diǎn):      1. 這種方式對(duì)詢問(wèn)鏈的電路故障很敏感，即：如果第i個(gè)設(shè)備的接口中有關(guān)鏈的電路出現(xiàn)故障，造成“斷鏈”，那么第i個(gè)以后的設(shè)備都不能進(jìn)行工作。     2. 查詢鏈的優(yōu)先級(jí)是固定的，如果優(yōu)先級(jí)高的設(shè)備出現(xiàn)頻繁的請(qǐng)求時(shí)，優(yōu)先級(jí)較低的設(shè)備可能長(zhǎng)期不能使用總線,,,,,,,,,,,,,,3.計(jì)數(shù)器定時(shí)查詢方式,基本思想： 

28、   總線上的任一設(shè)備要求使用總線時(shí)，仍然通過(guò)共同的BR線向中央仲裁器發(fā)出總線請(qǐng)求。仲裁器接到請(qǐng)求信號(hào)以后，在BS線為“0”（總線不忙）的情況下，讓仲裁地址計(jì)數(shù)器開(kāi)始計(jì)數(shù)，計(jì)數(shù)值通過(guò)一組地址線發(fā)向各設(shè)備。每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請(qǐng)求總線的設(shè)備地址相一致時(shí)，該設(shè)備置BS線為“1”（總線占用），獲得了總線使用權(quán)，同時(shí)中止計(jì)數(shù)查詢。,,,,,,,,,,,,,,計(jì)數(shù)器查詢方式的特點(diǎn)：

29、    1. 每次計(jì)數(shù)可以從“0”開(kāi)始，也可以從上次的中止點(diǎn)開(kāi)始。如果從“0”開(kāi)始，各設(shè)備的優(yōu)先次序與鏈?zhǔn)讲樵兎ㄏ嗤?，?yōu)先級(jí)的順序是固定的。如果從中止點(diǎn)開(kāi)始，則每個(gè)設(shè)備使用總線的優(yōu)先級(jí)相等?！　?. 計(jì)數(shù)器的初值也可用程序來(lái)設(shè)置，因而可以方便地改變優(yōu)先次序。當(dāng)然，這種靈活性是以增加線數(shù)為代價(jià)的（如：增加為3根線，可管理23=8個(gè)設(shè)備；增加為4根線，則可管理24=16個(gè)設(shè)備等）。,,,,,,,

30、,,,,,,,BS -總線忙BR-總線請(qǐng)求,總線控制部件,,數(shù)據(jù)線,,地址線,,,I/O接口0,…,BS,BR,I/O接口1,I/O接口n,,設(shè)備地址,,,,,,,,,,,,,,,,計(jì)數(shù)器定時(shí)查詢方式,,,,I/O接口1,設(shè)備地址,4. 獨(dú)立請(qǐng)求方式,,獨(dú)立請(qǐng)求方式,基本思想：讓每一個(gè)共享總線的設(shè)備都有一對(duì)總線請(qǐng)求線BRi和總線授權(quán)線BGi。當(dāng)任何一個(gè)設(shè)備要求使用總線時(shí)，都可獨(dú)立地向仲裁器發(fā)出自己的請(qǐng)求信號(hào)BRi。由中

31、央仲裁器中的排隊(duì)電路決定首先響應(yīng)哪個(gè)設(shè)備的請(qǐng)求，并給該設(shè)備以授權(quán)信號(hào)BGi。　　獨(dú)立請(qǐng)求方式的特點(diǎn)：    1. 響應(yīng)時(shí)間快，確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少，用不著逐個(gè)設(shè)備地查詢。    2. 既可以預(yù)先固定，也可以通過(guò)程序來(lái)方便地改變優(yōu)先次序，因此對(duì)優(yōu)先次序的控制相當(dāng)靈活；    3. 可以用屏蔽(禁止)某個(gè)請(qǐng)求的辦法，封

32、鎖來(lái)自無(wú)效設(shè)備的請(qǐng)求。（對(duì)設(shè)備的請(qǐng)求進(jìn)行干預(yù)和管理）    4. 這種方式需增加的線數(shù)較多（N個(gè)設(shè)備，需要2N根線），仲裁器的結(jié)構(gòu)相應(yīng)也要復(fù)雜一些。,,,,,,,,,,,,,,總線判優(yōu)控制——集中式,獨(dú)立請(qǐng)求方式的工作原理：每個(gè)模塊有一組獨(dú)立的“總線請(qǐng)求”和“總線允許”信號(hào)線，每對(duì)信號(hào)線有其相應(yīng)的優(yōu)先級(jí)；控制器中有一個(gè)優(yōu)先級(jí)編碼器和優(yōu)先級(jí)譯碼器，用以選擇優(yōu)先級(jí)最高的請(qǐng)求，并產(chǎn)生出相應(yīng)的“總線允許

33、”信號(hào)；當(dāng)“總線忙”信號(hào)有效時(shí)，表示有的模塊正在使用總線，因此請(qǐng)求使用總線的模塊必須等待；直至“總線忙”信號(hào)變?yōu)闊o(wú)效時(shí)，所有需要使用總線的模塊都可以發(fā)出“總線請(qǐng)求”信號(hào)，總線仲裁器僅向優(yōu)先級(jí)最高的模塊發(fā)出“總線允許”信號(hào)。獨(dú)立請(qǐng)求方式的主要特點(diǎn)：判優(yōu)速度快，且與模塊數(shù)無(wú)關(guān)；所需“請(qǐng)求線”和“允許線”較多，N個(gè)模塊需要2N條。,,,總線判優(yōu)控制——分布式仲裁,分布式仲裁不需要中央仲裁器，每個(gè)潛在的主方功能模塊都有自己的仲裁號(hào)和仲

34、裁器。共享的仲裁總線上總是保留著當(dāng)前占用總線模塊的仲裁號(hào)，當(dāng)其它模塊有總線請(qǐng)求時(shí)，各仲裁器將從仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)，并撤消它的仲裁號(hào)。最后，獲勝者的仲裁號(hào)保留在仲裁總線上。顯然，分布式仲裁是以優(yōu)先級(jí)仲裁策略為基礎(chǔ)。,,,,,,,,,,,,,,總線判優(yōu)控制——分布式,①自舉分布式仲裁,自舉分布式仲裁方法使用多個(gè)請(qǐng)求線，不需要中心裁決器，每個(gè)設(shè)備獨(dú)立地決定自己是否是最

35、高優(yōu)先級(jí)請(qǐng)求者。每個(gè)需要請(qǐng)求總線控制權(quán)的設(shè)備在各自對(duì)應(yīng)的總線請(qǐng)求線上送出請(qǐng)求信號(hào)，在總線裁決期間每個(gè)設(shè)備將有關(guān)請(qǐng)求線上的信號(hào)合成后取回分析，根據(jù)這些請(qǐng)求信號(hào)確定自己能否擁有總線控制權(quán)。每個(gè)設(shè)備通過(guò)取回的合成信息能夠檢測(cè)出其他設(shè)備是否發(fā)出了總線請(qǐng)求。如果一個(gè)設(shè)備在發(fā)出總線請(qǐng)求的同時(shí)，檢測(cè)到其他優(yōu)先級(jí)更高的設(shè)備也請(qǐng)求使用總線，則本設(shè)備不立即使用總線；否則，本設(shè)備就可立即使用總線。NuBus（MacintoshiII中的底板式總線）和S

36、CSI總線采用此方案。,,,總線判優(yōu)控制——分布式,①自舉分布式仲裁,BR3,BR2,I/O接口0,I/O接口1,,,,,I/O接口3,,,,,BR0,,,,,BR1,,,I/O接口2,,,,假定：I/O接口0的優(yōu)先級(jí)最低，I/O接口3的優(yōu)先級(jí)最高。BR0為總線忙信號(hào)線BRi(i從1～3)為I/O接口i的總線請(qǐng)求信號(hào)線。,,,總線判優(yōu)控制——分布式,基本思想：在沖突檢測(cè)分布式仲裁方法中，每個(gè)設(shè)備獨(dú)立地請(qǐng)求總線，多個(gè)同時(shí)使用總線的設(shè)

37、備會(huì)發(fā)生沖突，這時(shí)沖突被檢測(cè)到，按照某種策略在沖突的各方選擇一個(gè)設(shè)備。例如，Ethernet總線仲裁方案如下：當(dāng)某設(shè)備要使用總線時(shí)，它首先檢查一下是否有其他設(shè)備正在使用總線，如果沒(méi)有，那它就置總線忙，然后使用總線；若兩個(gè)設(shè)備同時(shí)檢測(cè)到總線空閑，那它們就可能會(huì)立即使用總線并發(fā)生沖突。一個(gè)設(shè)備在傳輸過(guò)程中，它會(huì)偵聽(tīng)總線以檢測(cè)是否發(fā)生了沖突，當(dāng)沖突發(fā)生時(shí)，兩個(gè)設(shè)備都會(huì)停止傳輸，延遲一個(gè)隨機(jī)時(shí)間后再重新使用總線。過(guò)了一個(gè)隨機(jī)時(shí)間段后，就可能

38、有一設(shè)備先使用總線，這樣沖突就解決了。,②沖突檢測(cè)分布式仲裁,,,3.5.2 總線通信控制,1. 目的,2. 總線傳輸周期,主模塊申請(qǐng)，總線仲裁決定,主模塊向從模塊 給出地址 和 命令,主模塊和從模塊 交換數(shù)據(jù),主模塊 撤銷(xiāo)有關(guān)信息,,解決通信雙方 協(xié)調(diào)配合 問(wèn)題,,,由 統(tǒng)一時(shí)標(biāo) 控制數(shù)據(jù)傳送,充分挖掘系統(tǒng)總線每瞬間的潛力,,3. 總線通信的四種方式,采用 應(yīng)答方式，沒(méi)有公共時(shí)鐘標(biāo)準(zhǔn),同步、異步結(jié)合,,,(1) 同步式數(shù)據(jù)輸入,,,,

39、,,,(2) 同步式數(shù)據(jù)輸出,,,,,,不互鎖,半互鎖,全互鎖,(3) 異步通信,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,BG,BS,,,,,,BR,,,,,,,,,,,SACK,,,,,,,,,,,,,異步定時(shí),(4) 半同步通信,（同步、異步 結(jié)合）,,,以輸入數(shù)據(jù)為例的半同步通信時(shí)序,T1 主模塊發(fā)地址,T2 主模塊發(fā)命令,…,T3 從模塊提供數(shù)據(jù),T4 從模塊撤銷(xiāo)數(shù)據(jù)，主

40、模塊撤銷(xiāo)命令,上述三種通信的共同點(diǎn),一個(gè)總線傳輸周期（以輸入數(shù)據(jù)為例）,主模塊發(fā)地址 、命令,從模塊準(zhǔn)備數(shù)據(jù),從模塊向主模塊發(fā)數(shù)據(jù),總線空閑,占用總線,不占用總線,占用總線,,,(5) 分離式通信,一個(gè)總線傳輸周期,子周期1,子周期2,,,,基本思想：將一個(gè)傳輸周期（或總線周期）分解為兩個(gè)子周期。在第一個(gè)子周期中，主模塊A獲得總線使用權(quán)后將命令、地址、 A模塊的編號(hào)等其他信息發(fā)到系統(tǒng)總線上，經(jīng)總線傳輸后，由有關(guān)的從模塊B接收下來(lái)。在

41、第二個(gè)子周期中，當(dāng)B模塊接收到A模塊發(fā)來(lái)的有關(guān)命令信號(hào)后，經(jīng)過(guò)一系列內(nèi)部操作，將A模塊所需的數(shù)據(jù)準(zhǔn)備好，然后由B模塊申請(qǐng)總線使用權(quán)，一旦獲準(zhǔn)，B模塊將A模塊的編號(hào)、B模塊的地址、A模塊所需數(shù)據(jù)等信息送到總線上，供A模塊接收。,,,分離式通信,在同步通信、異步通信和半同步通信的整個(gè)傳輸過(guò)程中，系統(tǒng)總線的使用權(quán)完全由占有使用權(quán)的主設(shè)備以及由它選中的從設(shè)備占據(jù)。讀命令過(guò)程分析：進(jìn)一步分析讀命令傳輸周期，可以發(fā)現(xiàn)除了申請(qǐng)總線這一階段外，其余

42、時(shí)間主要被花在如下三個(gè)方面：（1）主模塊通過(guò)傳輸總線向從模塊發(fā)送地址和命令；（2）從模塊按照命令進(jìn)行讀數(shù)據(jù)的必要準(zhǔn)備；（3）從模塊經(jīng)數(shù)據(jù)總線向主模塊提供數(shù)據(jù)。,,,分離式通信的特點(diǎn),①各模塊欲占用總線使用權(quán)都必須提出申請(qǐng)。②在得到總線使用權(quán)后，主模塊在先規(guī)定的時(shí)間內(nèi)向?qū)Ψ絺魉托畔?，采用同步方式傳送，不再等待?duì)方的回答信號(hào)。③各模塊在準(zhǔn)備數(shù)據(jù)傳送的過(guò)程中都不占用總線，使總線可接受其他模塊的請(qǐng)求。④總線在被占用時(shí)都在作有效

43、工作。無(wú)空閑,,,3.6　總線舉例--PCI總線,1. 多總線結(jié)構(gòu)PCI是一個(gè)與處理器無(wú)關(guān)的高速外圍總線，又是至關(guān)重要的層間總線。它采用同步時(shí)序協(xié)議和集中式仲裁策略，并具有自動(dòng)配置能力。典型的PCI總線結(jié)構(gòu)框圖演示。2. HOST總線:該總線有CPU總線、系統(tǒng)總線、主存總線等多種名稱，各自反映總線功能的一個(gè)方面。這里稱“宿主（HOST)”總線，也許更全面，因?yàn)镠OST總線不僅連接主存，還可以連接多個(gè)CPU。,,,,,,,,,,PCI

44、總線結(jié)構(gòu),處理器,處理器,主存 控制器,主存,PCI設(shè)備,PCI設(shè)備,HOST橋,主設(shè)備 目標(biāo)設(shè)備,PCI/LAGACY總線橋,PCI/PCI橋,LAGACY 設(shè)備,LAGACY 設(shè)備,PCI設(shè)備,PCI設(shè)備,,,,,,,,,,,,,,,,,,,,,,HOST總線,PCI總線,PCI總線,LAGACY總線（遺留）,,,,,,,PCI總線特點(diǎn),支持總線主控技術(shù)，允許智能設(shè)備在適當(dāng)?shù)臅r(shí)候取得總線控制權(quán)以加速數(shù)據(jù)傳輸和對(duì)高度專(zhuān)門(mén)化

45、任務(wù)的支持。 支持猝發(fā)傳輸模式.PCI能在極短時(shí)間內(nèi)發(fā)送大量數(shù)據(jù)。 不受CPU速度和結(jié)構(gòu)的限制。 與 ISA／EISA／MCA兼容。 預(yù)留擴(kuò)展空間，支持64b數(shù)據(jù)和地址。 設(shè)有特別的緩存，實(shí)現(xiàn)外設(shè)與CPU隔離，外設(shè)或CPU的單獨(dú)升級(jí)都不會(huì)帶來(lái)問(wèn)題。 數(shù)據(jù)寬度32b，時(shí)鐘頻率33MHz時(shí)，最大數(shù)據(jù)傳輸速率為133MB/s。 同步時(shí)序、集中式仲裁,,,,,,,PCI總線局限性,多PCI設(shè)備共享總線的帶寬。 多PCI設(shè)備共享

46、一組信號(hào)線， 因此受插板插入位置的影響， 會(huì)產(chǎn)生微妙的信號(hào)畸變。實(shí)際上在33MHz的PCI總線情況下，只能用到4個(gè)插 槽；在66MHz 下，只能用到2個(gè)插 槽。 在PCI 總線中是采用內(nèi)存映射I/O，這也影響了系統(tǒng)的整體性能。CPU讀工作作頻率要與PCI總線的工作頻率同步，所以就延緩了CPU指令的執(zhí)行速度。,,,,,,Today’s PC,,,,,,PCI-EXPRESS,PCI Express采用設(shè)備間的點(diǎn)對(duì)點(diǎn)串行連接。 允許每個(gè)

47、設(shè)備都有自己的專(zhuān)用連接，是獨(dú)占的，并不需要向整個(gè)總線請(qǐng)求帶寬，同時(shí)利用串行的連接特點(diǎn)將能輕松將數(shù)據(jù)傳輸速度提到一個(gè)很高的頻率，達(dá)到遠(yuǎn)超出PCI總線傳輸速率。 串行連接能大大減少電纜間的信號(hào)干擾和電磁干擾，由于傳輸線條數(shù)有所減少，更能節(jié)省空間和連接更遠(yuǎn)的距離。 單個(gè)基本的PCI Express連接是一種單雙單工連接，一個(gè)單獨(dú)的基本的PCI Express串行連接就是兩個(gè)獨(dú)立的通過(guò)不同的低電壓對(duì)驅(qū)動(dòng)信號(hào)實(shí)現(xiàn)的連接，一個(gè)接受對(duì)和一個(gè)發(fā)送對(duì)

48、（共四組線路）。,,,,,,,,PCI-EXPRESS,本 章 小 結(jié),1、總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互連機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通道，并在爭(zhēng)用資源的基礎(chǔ)上進(jìn)行工作?！?、總線有物理特性、功能特性、電氣特性、機(jī)械特性，因此必須標(biāo)準(zhǔn)化。  3、衡量總線性能的重要指標(biāo)是總線帶寬，它定義為：總線本身所能達(dá)到的最高傳輸速率。,,,4、計(jì)算機(jī)系統(tǒng)中，信息的傳輸方式包括：　　(1) 并行傳送；(2) 串行傳

49、送；(3) 復(fù)用傳送。 5、各種外圍設(shè)備必須通過(guò)“接口”與總線相連。接口是指CPU、主存、外圍設(shè)備之間通過(guò)總線進(jìn)行連接的邏輯部件。接口部件在它動(dòng)態(tài)聯(lián)結(jié)的兩個(gè)功能部件間起著緩沖器和轉(zhuǎn)換器的作用，以便實(shí)現(xiàn)彼此之間的信息傳送。,,,,,,,,,,,,,,6、總線仲裁是總線系統(tǒng)的核心問(wèn)題之一。為了解決多個(gè)主設(shè)備同時(shí)競(jìng)爭(zhēng)總線控制權(quán)的問(wèn)題，必須具有總線仲裁部件。它通過(guò)采用優(yōu)先級(jí)策略或公平策略，選擇其中一個(gè)主設(shè)備作為總線的下一次主

50、方，接管總線控制權(quán)。　 總線仲裁通常分為集中式仲裁和分布式仲裁。   兩者區(qū)別：    集中式仲裁方式必有一個(gè)中央仲裁器，它受理所有功能模塊的總線請(qǐng)求，按優(yōu)先原則或公平原則進(jìn)行裁決，然后僅給一個(gè)功能模塊發(fā)出授權(quán)信號(hào)。 ① 鏈?zhǔn)讲樵兎绞剑虎?計(jì)數(shù)器定時(shí)查詢方式；③ 獨(dú)立請(qǐng)求方式；    分布式仲裁不需要中央仲裁器，每個(gè)功能模塊都有自己的

51、仲裁號(hào)和仲裁器。通過(guò)分配優(yōu)先級(jí)仲裁號(hào)，每個(gè)仲裁器將仲裁總線上得到的仲裁號(hào)與自己的仲裁號(hào)進(jìn)行比較，從而獲得總線控制權(quán)。,,,,,,,,,,,,7、總線定時(shí)是總線系統(tǒng)的另一個(gè)核心問(wèn)題。為了同步主方、從方的操作，必須制訂定時(shí)協(xié)議。通常采用同步定時(shí)和異步定時(shí)兩種協(xié)議。   各自特點(diǎn)：  （1）在同步定時(shí)協(xié)議中，事件出現(xiàn)在總線上的時(shí)刻由總線時(shí)鐘信號(hào)來(lái)確定，總線周期的長(zhǎng)度是固定的。   （2）在

52、異步定時(shí)協(xié)議中，后一事件出現(xiàn)在總線上的時(shí)刻取決于前一事件的出現(xiàn)，即：建立在應(yīng)答式或互鎖機(jī)制基礎(chǔ)上，不需要統(tǒng)一的公共時(shí)鐘信號(hào)。在異步定時(shí)中，總線周期的長(zhǎng)度是可變的。,,,,,,,,,,,,,,8、PCI總線是當(dāng)前流行的總線，是一個(gè)高帶寬且與處理器無(wú)關(guān)的標(biāo)準(zhǔn)總線，又是至關(guān)重要的層次總線。它采用同步定時(shí)協(xié)議和集中式仲裁策略，并具有自動(dòng)配置能力。PCI適合于低成本的小系統(tǒng)，因此在微型機(jī)系統(tǒng)中得到了廣泛的應(yīng)用。,,,,,,,,,,,,,,第

53、三章 總線系統(tǒng)測(cè)試題一、選擇題：1．計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時(shí)______。　A.減少了信息傳輸量　B. 提高了信息傳輸?shù)乃俣取. 減少了信息傳輸線的條數(shù)　D. 加重了CPU的工作量2. 描述PCI總線中基本概念不正確的句子是______?！. PCI 總線與HOST橋不僅連接主存，還可以連接多個(gè)CPU　B. PCI 總線體系中有三種橋，它們都是PCI 設(shè)備　C. 以橋連接實(shí)現(xiàn)的PCI總

54、線結(jié)構(gòu)不允許許多條總線并行工作　D. 橋的作用可使所有的存取都按CPU 的需要出現(xiàn)在總線上3．三種集中式總線控制中，_______方式對(duì)電路故障最敏感?！. 計(jì)數(shù)器定時(shí)查詢 B.鏈?zhǔn)讲樵儭 .獨(dú)立請(qǐng)求 　　　 D. 計(jì)數(shù)器定時(shí)查詢和鏈?zhǔn)讲樵?答案一、1. C 2. C 3. B,C,C,B,4.同步通信之所以比異步通信具有較高的傳輸頻率,是因?yàn)橥酵ㄐ臺(tái)___?！.需要應(yīng)答信號(hào)；　

55、B.總線長(zhǎng)度較短；　C.用一個(gè)公共時(shí)鐘信號(hào)進(jìn)行同步；　D.各部件存取時(shí)間比較接近。5.在集中式總線仲裁中，____方式響應(yīng)時(shí)間最快。A.菊花鏈方式 B.獨(dú)立請(qǐng)求方式 C.電路故障 D.計(jì)數(shù)器定時(shí)查詢方式6.系統(tǒng)總線中地址線的功能是______?！． 選擇主存單元地址 　B． 選擇進(jìn)行信息傳輸?shù)脑O(shè)備　C． 選擇外存地址　D． 指定主存和I/O設(shè)備接口電路的地址,C,B,D,7.系統(tǒng)總線中控制器的功能是______?！?/p>

56、A． 提供主存響應(yīng)信號(hào)　B． 提供數(shù)據(jù)信息　C． 提供時(shí)序信號(hào)　D． 提供主存、I/O接口設(shè)備的響應(yīng)信號(hào),7.解： D,本章結(jié)束: 繼續(xù)學(xué)習(xí)第4章!,二、填空題：1． 衡量總線性能的重要指標(biāo)是.______，它定義為總線本身所能達(dá)到的最高.______。PCI總線的帶寬可達(dá).______。2. 當(dāng)代流行的標(biāo)準(zhǔn)總線內(nèi)部結(jié)構(gòu)包含______總線，______總線，______總線，以及公用總線。,3.總線的一次信息傳送過(guò)程大致分