數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)教學(xué)改革探索

1、<p>　　數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)教學(xué)改革探索</p><p>　　摘要：根據(jù)近幾年的教學(xué)實(shí)踐，分析了數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)教學(xué)中存在的主要問題，結(jié)合EDA實(shí)驗(yàn)教學(xué)特點(diǎn)，提出了幾點(diǎn)教學(xué)改革思路并進(jìn)行了一些改革實(shí)踐探索，實(shí)踐證明， 取得了較好的教學(xué)效果。 </p><p>　　Abstract： According to the teaching experience in recent ye

2、ars， the main existing problems in the teaching process of digital system design are analyzed. Combined with the characteristics of EDA practical teaching， some ideas for teaching reform are proposed and the reform pract

3、ice is carried out. The results show that the reform has a better teaching effect. </p><p>　　關(guān)鍵詞：可編程邏輯器件；教學(xué)改革；實(shí)驗(yàn)教學(xué) </p><p>　　Key words： programmable logic device；teaching reform；experiment teach

4、ing </p><p>　　中圖分類號(hào)：G642 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1006-4311（2015）35-0131-03 </p><p><b>　　0 引言 </b></p><p>　　EDA技術(shù)憑借自身的優(yōu)點(diǎn)在教學(xué)、科學(xué)研究、工程開發(fā)方面得到了越來越廣泛的應(yīng)用，廣義的EDA技術(shù)包含電子系統(tǒng)設(shè)計(jì)仿真分析、可編程邏輯器件開發(fā)應(yīng)用、專

5、用集成電路開發(fā)應(yīng)用等方面，各方面設(shè)計(jì)應(yīng)用具有不同的設(shè)計(jì)軟件和硬件，在教學(xué)中各自發(fā)揮著不同的作用[1-2]。其中，基于FPGA/CPLD的數(shù)字系統(tǒng)設(shè)計(jì)教學(xué)已經(jīng)成為本科實(shí)踐動(dòng)手和創(chuàng)新能力培養(yǎng)必不可少的一個(gè)環(huán)節(jié)，也是目前電子技術(shù)類課程教學(xué)改革的重要方向。相比于傳統(tǒng)數(shù)字電路，F(xiàn)PGA/CPLD具有不可替代的優(yōu)越性。但是在傳統(tǒng)的數(shù)字電路如何與現(xiàn)代的數(shù)字系統(tǒng)設(shè)計(jì)方法相結(jié)合、FPGA/CPLD實(shí)驗(yàn)系統(tǒng)建設(shè)、數(shù)字系統(tǒng)設(shè)計(jì)課程的大綱建設(shè)、數(shù)字系統(tǒng)設(shè)計(jì)教材

6、建設(shè)和數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)內(nèi)容設(shè)計(jì)等方面還有很多工作需要不斷的研究與實(shí)踐探索[2-4]。為了適應(yīng)社會(huì)對(duì)創(chuàng)新型和工程性人才的需求，不斷進(jìn)行EDA實(shí)踐教學(xué)改革是必然的趨勢(shì)。本文將著重介紹數(shù)字系統(tǒng)實(shí)驗(yàn)教學(xué)中存在的問題以及教學(xué)改革思路與實(shí)踐探索。 </p><p>　　1 數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)教學(xué)中存在的問題 </p><p>　　西安工業(yè)大學(xué)對(duì)EDA技術(shù)很早就開始重視，在電子、通信、生物醫(yī)學(xué)電子類專業(yè)開

7、設(shè)了數(shù)字系統(tǒng)設(shè)計(jì)理論課程和與之對(duì)應(yīng)的獨(dú)立設(shè)課實(shí)驗(yàn)，理論課安排32課時(shí)，主要學(xué)習(xí)數(shù)字系統(tǒng)設(shè)計(jì)方法、可編程邏輯器件概述以及VHDL程序設(shè)計(jì)語言，獨(dú)立設(shè)課實(shí)驗(yàn)安排24課時(shí)。實(shí)驗(yàn)教學(xué)取得了較好效果，學(xué)生的動(dòng)手實(shí)踐能力得到加強(qiáng)，對(duì)理論課程理解更為深刻。但是也暴露出一些問題，有些問題也是各個(gè)學(xué)校的共性問題，主要存在這幾個(gè)方面的問題： </p><p>　　①大部分學(xué)生習(xí)慣于驗(yàn)證性實(shí)驗(yàn)的模式，喜歡拿來主義，只按照老師講解和講義

8、的實(shí)驗(yàn)內(nèi)容完成實(shí)驗(yàn)，沒有對(duì)其中的實(shí)驗(yàn)現(xiàn)象和結(jié)果認(rèn)真思考，在實(shí)驗(yàn)報(bào)告中也不進(jìn)行認(rèn)真總結(jié)，應(yīng)付差事，導(dǎo)致實(shí)驗(yàn)教學(xué)效果大打折扣。②由于課時(shí)限制以及學(xué)生基礎(chǔ)等方面的原因，綜合設(shè)計(jì)性實(shí)驗(yàn)完成效果不很理想。③由于有些專業(yè)沒有開設(shè)EDA相關(guān)課程和實(shí)驗(yàn)，在畢業(yè)設(shè)計(jì)中用到可編程邏輯器件時(shí)，無法上手。④單一的實(shí)踐教學(xué)手段不能很好地調(diào)動(dòng)學(xué)生學(xué)習(xí)的積極性。實(shí)驗(yàn)原理內(nèi)容步驟等固定模式，固定統(tǒng)一的實(shí)驗(yàn)箱等限制了一部分優(yōu)秀學(xué)生的發(fā)散思維和創(chuàng)新意識(shí)。學(xué)生開展數(shù)字系統(tǒng)設(shè)

9、計(jì)相關(guān)實(shí)踐的渠道較少，高年級(jí)學(xué)生在做相關(guān)課題時(shí)，牽扯到可編程邏輯器件時(shí)，表現(xiàn)出能力不足，基礎(chǔ)不好的現(xiàn)象。 </p><p>　　2 改革思路與實(shí)踐 </p><p>　　數(shù)字系統(tǒng)設(shè)計(jì)涉及面很廣，內(nèi)容較多，從實(shí)驗(yàn)教學(xué)的要求看，主要應(yīng)掌握如圖1所示5個(gè)方面的內(nèi)容。 </p><p>　　針對(duì)實(shí)驗(yàn)教學(xué)中存在的問題，結(jié)合數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)教學(xué)要求，筆者對(duì)數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)教學(xué)環(huán)

10、節(jié)進(jìn)行了認(rèn)真的思考與積極的探索實(shí)踐，總結(jié)了以下四點(diǎn)內(nèi)容。 </p><p>　　2.1 EDA實(shí)驗(yàn)與數(shù)字電路相結(jié)合 隨著現(xiàn)代電子設(shè)計(jì)自動(dòng)化（EDA）技術(shù)的發(fā)展，大多數(shù)高校將EDA技術(shù)設(shè)置為一門必不可少的專業(yè)基礎(chǔ)課。由此產(chǎn)生了傳統(tǒng)的數(shù)字電路基礎(chǔ)教學(xué)與現(xiàn)代EDA課程在教學(xué)內(nèi)容和實(shí)驗(yàn)安排上的不同的看法。比如現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)方法是否可以完全脫離數(shù)字電路課程的基礎(chǔ)？傳統(tǒng)的數(shù)字電路課程如何與現(xiàn)代最新的數(shù)字系統(tǒng)設(shè)計(jì)方法相結(jié)合？

11、筆者認(rèn)為數(shù)字電路課程的學(xué)習(xí)是為了更好地掌握現(xiàn)代EDA技術(shù)，而EDA實(shí)驗(yàn)環(huán)節(jié)是數(shù)字電路學(xué)習(xí)過程中的提高與升華階段。 </p><p>　　西安工業(yè)大學(xué)以前的數(shù)電實(shí)驗(yàn)24學(xué)時(shí)全部由傳統(tǒng)基礎(chǔ)數(shù)字芯片來完成，計(jì)劃在卓越班試點(diǎn)將基于FPGA/CPLD的EDA實(shí)驗(yàn)引入數(shù)電實(shí)驗(yàn)，調(diào)整為傳統(tǒng)數(shù)字電路器件12學(xué)時(shí)+可編程邏輯器件12學(xué)時(shí)。使學(xué)生初步具備硬件設(shè)計(jì)軟件化的理念。初步掌握使用EDA的設(shè)計(jì)工具完成簡單數(shù)字電路。條件成熟后先

12、在電信學(xué)院所有專業(yè)引入基于FPGA/CPLD的EDA實(shí)驗(yàn)，然后在全校工科電類相關(guān)專業(yè)開設(shè)。 </p><p>　　2.2 建立分層次相互銜接的實(shí)驗(yàn)教學(xué)體系 整個(gè)實(shí)驗(yàn)體系分為基礎(chǔ)型、提高型、綜合設(shè)計(jì)型3個(gè)由淺入深的層次。3個(gè)層次組成了一個(gè)有機(jī)的整體，前面層次是后面層次的基礎(chǔ)。在具體的實(shí)驗(yàn)內(nèi)容安排上，遵循由易到難，由模塊到系統(tǒng)、任務(wù)前后有機(jī)銜接的規(guī)律。培養(yǎng)學(xué)生從基本單元電路到系統(tǒng)電路設(shè)計(jì)的能力。改變傳統(tǒng)實(shí)驗(yàn)項(xiàng)目獨(dú)立與

13、封閉的狀況，體現(xiàn)實(shí)驗(yàn)學(xué)習(xí)的層次性和連續(xù)性。 </p><p>　　基礎(chǔ)型實(shí)驗(yàn)是提高型實(shí)驗(yàn)與研究創(chuàng)新型實(shí)驗(yàn)的基礎(chǔ)，而提高型實(shí)驗(yàn)又是綜合設(shè)計(jì)型實(shí)驗(yàn)的基礎(chǔ)。比如基礎(chǔ)型實(shí)驗(yàn)中60進(jìn)制計(jì)數(shù)器與24進(jìn)制計(jì)數(shù)器是簡單數(shù)字電子鐘設(shè)計(jì)的核心模塊，在進(jìn)行數(shù)字鐘設(shè)計(jì)時(shí)可以直接調(diào)用前面的模塊。 </p><p>　　在同一層次內(nèi)，在所有實(shí)驗(yàn)項(xiàng)目中，均設(shè)立了基本功能部分和能力拓展部分。對(duì)于基本部分，所有學(xué)生必須保質(zhì)

14、保量完成，而能力拓展部分鼓勵(lì)動(dòng)手能力強(qiáng)、思維活躍的學(xué)生進(jìn)行拓展與創(chuàng)新。比如在流水燈設(shè)計(jì)實(shí)驗(yàn)完成后，在老師規(guī)定實(shí)驗(yàn)任務(wù)的基礎(chǔ)上實(shí)現(xiàn)其它花樣流水顯示，同學(xué)們自己動(dòng)手調(diào)試。在數(shù)碼管掃描顯示電路設(shè)計(jì)完成后，可以對(duì)顯示數(shù)據(jù)進(jìn)行修改或者設(shè)計(jì)來自A/D采樣的數(shù)據(jù)、來自分時(shí)鎖入的數(shù)據(jù)、來自串行方式輸入的數(shù)據(jù)、來自常量兆功能模塊或來自單片機(jī)等。還有比如譯碼器設(shè)計(jì)，一提到譯碼器，學(xué)生就聯(lián)想到3～8譯碼器，以為譯碼器只能完成3～8譯碼的功能。學(xué)生完成實(shí)驗(yàn)后對(duì)

15、譯碼器的理解仍然很局限。在此基礎(chǔ)上進(jìn)行了可以適當(dāng)拓展。學(xué)生在完成3～8譯碼器的設(shè)計(jì)、仿真與硬件驗(yàn)證后，鼓勵(lì)學(xué)生根據(jù)自己的意愿進(jìn)行譯碼，可以完成8路花樣彩燈電路設(shè)計(jì)。通過實(shí)驗(yàn)學(xué)生能夠真正理解譯碼器的本質(zhì)含義及其應(yīng)用。 　　本體系以能力培養(yǎng)為主線，采用分層次、多模塊、相互銜接的實(shí)驗(yàn)教學(xué)體系，符合學(xué)生的認(rèn)知和學(xué)習(xí)規(guī)律，效果良好。 </p><p>　　2.3 引入設(shè)計(jì)性和開放性實(shí)驗(yàn)，建設(shè)開放性實(shí)驗(yàn)室 設(shè)計(jì)性和開放性實(shí)

16、驗(yàn)是指在實(shí)驗(yàn)前教師給出實(shí)驗(yàn)?zāi)康?、?shí)驗(yàn)要求，學(xué)生擬定實(shí)驗(yàn)方案，教師對(duì)方案認(rèn)可后學(xué)生自行完成實(shí)驗(yàn)，并將實(shí)驗(yàn)結(jié)果上交教師，最后，學(xué)生根據(jù)建議完善實(shí)驗(yàn)、完成實(shí)驗(yàn)報(bào)告。這種實(shí)驗(yàn)?zāi)Ｊ接蓪W(xué)生自行設(shè)計(jì)實(shí)驗(yàn)方案，可以大大激發(fā)學(xué)生的興趣，提高學(xué)生動(dòng)手能力，培養(yǎng)創(chuàng)造性思維。 </p><p>　　筆者認(rèn)為在高校在進(jìn)行有關(guān)實(shí)驗(yàn)室建設(shè)時(shí)，特別是開放實(shí)驗(yàn)室建設(shè)時(shí)，不一定全部購買常規(guī)的、高檔的實(shí)驗(yàn)設(shè)備與儀器，而應(yīng)該購買一定數(shù)量的核心開發(fā)板，如

17、CPLD開發(fā)板、單片機(jī)開發(fā)板等以及豐富外圍電路模塊，比如各位傳感器、通信模塊、顯示模塊等。學(xué)生在成品實(shí)驗(yàn)箱上做實(shí)驗(yàn)，難以真正理解設(shè)計(jì)的原理，無法深刻體會(huì)系統(tǒng)設(shè)計(jì)與工程設(shè)計(jì)的概念，感受自己設(shè)計(jì)出電子產(chǎn)品的樂趣。學(xué)生可以根據(jù)題目和功能分析需求在核心開發(fā)板上設(shè)計(jì)并制作出外圍電路。 </p><p>　　學(xué)生制作核心板擴(kuò)展電路的過程是一個(gè)極為有效的自我學(xué)習(xí)與鍛煉的過程，因?yàn)閷?duì)剛接觸專業(yè)基礎(chǔ)課的學(xué)生而言，除了必須仔細(xì)考慮外

18、圍器件的型號(hào)、數(shù)量、布局、價(jià)格、焊接電路板的成本與質(zhì)量等因素外，還得積極思考諸如：數(shù)碼管的顯示是采用靜態(tài)掃描方式還是動(dòng)態(tài)掃描方式、電路的限流、按鍵是采用高電平有效還是采用低電平有效、時(shí)鐘信號(hào)是如何產(chǎn)生的、如何進(jìn)行信號(hào)分頻、FPGA/CPLD核心板的引腳排列與各引腳功能等具體技術(shù)問題，將理論知識(shí)應(yīng)用于實(shí)踐中[5]。真正明白所謂的EDA設(shè)計(jì)究竟是怎么一回事，極大地激發(fā)了學(xué)生的內(nèi)在潛能。 </p><p>　　對(duì)于設(shè)計(jì)

19、性和開放性實(shí)驗(yàn)，嚴(yán)格要求撰寫設(shè)計(jì)報(bào)告。學(xué)生應(yīng)按規(guī)定的格式編寫設(shè)計(jì)報(bào)告。應(yīng)包括封面、正文、設(shè)計(jì)小結(jié)和參考文獻(xiàn)等。正文主要包括：設(shè)計(jì)任務(wù)和要求；系統(tǒng)控制要求和流程；主電路的設(shè)計(jì)和元器件的選擇方法；元器件型號(hào)和規(guī)格明細(xì)表；程序流程圖；電路原理圖；程序清單及系統(tǒng)調(diào)試中出現(xiàn)的問題和解決措施；注意事項(xiàng)；收獲體會(huì)、存在問題和改進(jìn)辦法等。 </p><p>　　對(duì)于設(shè)計(jì)性和開放性實(shí)驗(yàn)優(yōu)化考核方式。建立明確的考核指標(biāo)：設(shè)計(jì)方案分析

20、；實(shí)際動(dòng)手能力測試；創(chuàng)新點(diǎn)評(píng)價(jià)；設(shè)計(jì)報(bào)告的是否規(guī)范、正確；分組答辯。在進(jìn)行設(shè)計(jì)驗(yàn)收和成績?cè)u(píng)定時(shí)，要著重考察學(xué)生設(shè)計(jì)方案的正確性和相關(guān)知識(shí)的掌握情況。在注重結(jié)論正確的同時(shí)，強(qiáng)調(diào)整個(gè)設(shè)計(jì)和方案實(shí)施的全過程。即使結(jié)論不盡如人意，只要學(xué)生能找出其中原因并提出改進(jìn)措施，仍可以獲得較好成績。 </p><p>　　2.4 鼓勵(lì)教師結(jié)合科研和工程課題、積極開發(fā)綜合設(shè)計(jì)性實(shí)驗(yàn)內(nèi)容 只有通過綜合設(shè)計(jì)性實(shí)驗(yàn)，學(xué)生才能真正體會(huì)模塊到系

21、統(tǒng)的概念，建立工程設(shè)計(jì)的理念、掌握自頂向下的設(shè)計(jì)方法，而不是局限在單元和模塊這個(gè)范圍之內(nèi)[6]。部分綜合設(shè)計(jì)性實(shí)驗(yàn)提供設(shè)計(jì)思路和原理圖，以培養(yǎng)學(xué)生獨(dú)立思考問題的能力，充分調(diào)動(dòng)學(xué)生的創(chuàng)造性思維。例如，要求學(xué)生完成一個(gè)模擬數(shù)據(jù)采集與檢測系統(tǒng)，給出實(shí)驗(yàn)設(shè)計(jì)要求和參考原理框圖，學(xué)生自己獨(dú)立完成。 </p><p>　?、僭O(shè)計(jì)要求：設(shè)計(jì)一個(gè)6路模擬信號(hào)循環(huán)采樣電路，要求采樣間隔為3s至6s。對(duì)采樣信號(hào)設(shè)置上下限。要求采樣信

22、號(hào)在上下限之間時(shí)，經(jīng)過D/A轉(zhuǎn)換輸出模擬量，當(dāng)采樣信號(hào)超限時(shí)，使D/A轉(zhuǎn)換輸出為零，采樣一直停留在該路信號(hào)上。設(shè)計(jì)采樣通道號(hào)顯示電路，要求用七段數(shù)碼管顯示當(dāng)前采樣通道。 </p><p>　?、谠砜驁D可參考圖2所示。 </p><p>　　目前電工電子實(shí)驗(yàn)中心已建立電子技術(shù)開放實(shí)驗(yàn)室，并進(jìn)行網(wǎng)上開放實(shí)驗(yàn)預(yù)約，每學(xué)期全校大約有150人左右選擇基于可編程邏輯器件的系統(tǒng)設(shè)計(jì)題目，約20組團(tuán)隊(duì)以

23、FPGA/CPLD為主要器件在開放實(shí)驗(yàn)室完成大學(xué)生創(chuàng)新訓(xùn)練項(xiàng)目課題。依托數(shù)字系統(tǒng)設(shè)計(jì)開放實(shí)驗(yàn)平臺(tái)，近三年學(xué)生積極參與全國各類電子設(shè)計(jì)大賽并取得豐碩成果，獲省部級(jí)競賽獎(jiǎng)150多項(xiàng)。目前正在給3個(gè)電子技術(shù)實(shí)驗(yàn)室申報(bào)CPLD開發(fā)板和微型計(jì)算機(jī)，等建設(shè)完畢可以滿足每學(xué)年1500人在實(shí)驗(yàn)室完成EDA軟硬件實(shí)驗(yàn)。近三年項(xiàng)目課題組積極開發(fā)申報(bào)綜合設(shè)計(jì)性實(shí)驗(yàn)項(xiàng)目，累計(jì)開發(fā)綜合設(shè)計(jì)性實(shí)驗(yàn)項(xiàng)目15項(xiàng)。這些工作實(shí)踐為教學(xué)改革工作的開展提供了有力的保障。 &l

24、t;/p><p><b>　　3 結(jié)束語 </b></p><p>　　隨著電子技術(shù)的飛速發(fā)展，數(shù)字系統(tǒng)設(shè)計(jì)課程已成為電子信息類專業(yè)的必修課程，然而如何讓學(xué)生在有限的學(xué)時(shí)內(nèi)掌握EDA技術(shù)的核心知識(shí)，達(dá)到學(xué)以致用的目的仍是一個(gè)難題。結(jié)合西安工業(yè)大學(xué)數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)教學(xué)的實(shí)際情況，提出幾點(diǎn)教學(xué)改革思路并在教學(xué)實(shí)踐中進(jìn)行了驗(yàn)證，取得了較好的教學(xué)效果。在今后的工作中，應(yīng)不斷地結(jié)合

25、實(shí)踐教學(xué)的實(shí)際情況，從實(shí)驗(yàn)實(shí)踐教學(xué)方式、教學(xué)方法及教學(xué)手段等方面進(jìn)行改革。促進(jìn)學(xué)生掌握EDA設(shè)計(jì)方法、設(shè)計(jì)流程，改善教學(xué)效果。 </p><p><b>　　參考文獻(xiàn)： </b></p><p>　　[1]潘松，黃繼業(yè).EDA技術(shù)與VHDL（3）[M].北京：清華大學(xué)出版社，2008. </p><p>　　[2]梁洪衛(wèi)，高丙坤，等.“EDA技

26、術(shù)與應(yīng)用”實(shí)驗(yàn)與實(shí)踐教學(xué)改革[J].實(shí)驗(yàn)技術(shù)與管理，2011，28（1）：147-149. </p><p>　　[3]黃衛(wèi)華，賈歷程，等.基于FPGA的EDA實(shí)驗(yàn)系統(tǒng)改革與實(shí)踐[J].實(shí)驗(yàn)室研究與探索，2012，31（4）：203-206. </p><p>　　[4]陳莉平，任艷頻，等.多層次開展EDA實(shí)踐教學(xué)的探索[J].實(shí)驗(yàn)技術(shù)與管理，2008，25（10）：92-93. <