四位二進(jìn)制同步加法計(jì)數(shù)器課程設(shè)計(jì)

1、<p><b>　　課程設(shè)計(jì)任務(wù)書</b></p><p>　　一、課程設(shè)計(jì)目的1</p><p><b>　　二、設(shè)計(jì)框圖1</b></p><p><b>　　三、實(shí)現(xiàn)過程2</b></p><p>　　1、ISE實(shí)現(xiàn)過程2</p><

2、p><b>　　1.1建立工程2</b></p><p><b>　　1.2調(diào)試程序2</b></p><p><b>　　1.3波形仿真5</b></p><p>　　1.4引腳鎖定與下載..................................................

3、................8</p><p>　　1.5仿真結(jié)果分析10</p><p>　　2、multisim實(shí)現(xiàn)過程10</p><p>　　2.1求驅(qū)動(dòng)方程10</p><p>　　2.2畫邏輯電路圖14</p><p>　　2.3邏輯分析儀的仿真15</p><p>　

4、　2.4結(jié)果分析15</p><p><b>　　四、總結(jié)16</b></p><p><b>　　五、參考書目17</b></p><p><b>　　一、課程設(shè)計(jì)目的</b></p><p>　　1了解同步減法計(jì)數(shù)器工作原理和邏輯功能。</p><

5、p>　　2掌握計(jì)數(shù)器電路的分析、設(shè)計(jì)方法及應(yīng)用。</p><p>　　3.學(xué)會(huì)正確使用JK觸發(fā)器。</p><p><b>　　二、設(shè)計(jì)框圖</b></p><p>　　狀態(tài)轉(zhuǎn)換圖是描述時(shí)序電路的一種方法，具有形象直觀的特點(diǎn)，即其把所用觸發(fā)器的狀態(tài)轉(zhuǎn)換關(guān)系及轉(zhuǎn)換條件用幾何圖形表示出來，十分清新，便于查看。</p><p

6、>　　在本課程設(shè)計(jì)中，四位二進(jìn)制同步加法計(jì)數(shù)器用四個(gè)CP下降沿觸發(fā)的JK觸發(fā)器實(shí)現(xiàn)，其中有相應(yīng)的跳變，在狀態(tài)轉(zhuǎn)換圖中可以清晰地顯示出來。具體結(jié)構(gòu)示意框圖和狀態(tài)轉(zhuǎn)換圖如下：</p><p><b>　　去除約束項(xiàng)后如下：</b></p><p><b>　　B:狀態(tài)轉(zhuǎn)換圖</b></p><p><b>　　

7、三、實(shí)現(xiàn)過程</b></p><p>　　1. ISE實(shí)現(xiàn)過程</p><p>　　1.1建立工程。File——〉New Project；輸入Project Name；即工程名; Project Location，即工程保存的位置；然后next——>……——>next直至finish。</p><p><b>　　圖1.1</

8、b></p><p><b>　　圖1.2</b></p><p>　　1.2調(diào)試程序。右擊xc95*x1-**，選New Source，再選VHDL Module后，填加文件名——〉next一直到finish。</p><p><b>　　圖1.3</b></p><p><b>

9、　　圖1.4</b></p><p><b>　　寫入程序，保存程序</b></p><p><b>　　圖1.5</b></p><p><b>　　具體程序如下：</b></p><p>　　library IEEE;</p><p>　

10、　use IEEE.STD_LOGIC_1164.ALL;</p><p>　　use IEEE.STD_LOGIC_UNSIGNED.ALL;</p><p>　　entity count10 is</p><p>　　port(CP,r:in std_logic;</p><p>　　q:out std_logic_vector(3 do

11、wnto 0));</p><p>　　end count10;</p><p>　　architecture behavioral of count10 is</p><p>　　signal count:std_logic_vector(3 downto 0);</p><p><b>　　begin </b><

12、;/p><p>　　process(cp,r)</p><p><b>　　begin</b></p><p>　　if r='0' then count<="0000";</p><p>　　elsif cp'event and cp='1' then<

13、;/p><p>　　if count="0110" then</p><p>　　count<="1001"; </p><p>　　else count<=count+1;</p><p>　　if count="1111" then</p><p

14、>　　count<="0000";</p><p>　　elsif count="1001" then</p><p>　　count<="1100"; </p><p><b>　　end if;</b></p><p><b>　

15、　end if;</b></p><p>　　end if; </p><p>　　end process;</p><p><b>　　q<=count;</b></p><p>　　end behavioral ;</p><p>　　雙擊Implement Desig

16、n（或右鍵Run），運(yùn)行程序，調(diào)試成功顯示如下：</p><p><b>　　圖1.6</b></p><p>　　1.3波形仿真。回到wei.vhd界面，右鍵點(diǎn)擊wei – Behavioral，選New Source——〉Test Bench WaveForm——〉輸入File Name,next ——next〉——〉finish。</p><

17、p><b>　　圖1.7</b></p><p><b>　　圖1.8</b></p><p><b>　　圖1.9</b></p><p>　　左側(cè)Sources for 欄內(nèi)選擇Behavioral Simulation，選擇.tbw文件 ，打開Processes下的Xilinx ISE S

18、imulator如圖</p><p><b>　　圖1.10</b></p><p>　　點(diǎn)擊Simulate Behavioral Model（或右鍵RUN）運(yùn)行仿真波形，如下：</p><p><b>　　圖1.11</b></p><p>　　1.4引腳鎖定與下載</p><

19、;p>　　左上側(cè)Source for選項(xiàng)中選擇Synthesis/Implementation，左下側(cè)Processes——〉User Constraints——〉A(chǔ)ssign Package Pins分配引腳：Cp-p11,r-p43,q3-p50,q2-p52,q1-p51,q0-p55。點(diǎn)擊保存，OK。</p><p><b>　　圖1.12</b></p><

20、;p>　　回到ISE環(huán)境 ：Processes——〉Implement Design——〉Optional Implementation Tools——〉雙擊Lock Pins鎖定引腳：</p><p><b>　　圖1.13</b></p><p>　　Processes——〉Implement Design——〉雙擊Generate Programming

21、File——〉Configure Device（iMPACT），默認(rèn)JTAG，finishi，we.jed ——〉Open</p><p><b>　　圖1.14</b></p><p>　　右鍵點(diǎn)綠——〉Progaram——〉OK，結(jié)束下載。</p><p><b>　　圖1.15</b></p><

22、p><b>　　圖1.16</b></p><p>　?。ㄎ澹┓抡娼Y(jié)果分析 </p><p>　　由仿真波形圖可以清楚地看到在一個(gè)周期之內(nèi)，即由小到大，依次完成了四位二進(jìn)制加法計(jì)數(shù)的功能。其中由于缺了0111 1000 1010 1011四個(gè)狀態(tài)，即缺了十進(jìn)制數(shù)中的7 8 10 11四個(gè)數(shù)，在波形仿真中，在這幾個(gè)狀態(tài)處發(fā)生跳變，即由0110跳到1001，再由10

23、01直接跳回到1100，即完成一個(gè)周期的計(jì)數(shù)，不斷循環(huán)往復(fù)。</p><p>　　2. Multism實(shí)現(xiàn)過程</p><p><b>　　2.1求驅(qū)動(dòng)方程</b></p><p>　　相關(guān)結(jié)構(gòu)示意框圖和狀態(tài)轉(zhuǎn)換圖見上（二）所示步驟。選擇四個(gè)時(shí)鐘脈沖下降沿觸發(fā)的JK觸發(fā)器，因要使用同步電路，所以時(shí)鐘方程應(yīng)該為</p><p&

24、gt;<b>　　求狀態(tài)方程</b></p><p>　　由所示狀態(tài)圖可直接畫出如圖2.1所示電路次態(tài)的卡諾圖，再分解開便可以得到如圖2.2所示各觸發(fā)器的卡諾圖。</p><p>　　圖2.1次態(tài)的卡諾圖</p><p>　　將上述卡諾圖對(duì)應(yīng)拆成四個(gè)卡諾圖，分別求出、、、表達(dá)式</p><p><b>　　如下

25、所示：</b></p><p><b>　　(a) 的卡諾圖</b></p><p><b>　　(b) 的卡諾圖</b></p><p><b>　?。╟）的卡諾圖</b></p><p><b>　?。╠）的卡諾圖</b></p>

26、;<p>　　圖2.2 各觸發(fā)器的卡諾圖</p><p>　?。?）根據(jù)卡諾圖進(jìn)行相應(yīng)化簡即得到輸出方程和狀態(tài)方程，如下：</p><p><b>　　（2）求驅(qū)動(dòng)方程</b></p><p>　　由于JK觸發(fā)器的特性方程為</p><p>　　用狀態(tài)方程與特性方程做比較，可得對(duì)應(yīng)驅(qū)動(dòng)方程，如下：</

27、p><p><b>　　2、2畫邏輯電路圖</b></p><p>　　根據(jù)所選用的觸發(fā)器和時(shí)鐘方程、輸出方程、驅(qū)動(dòng)方程，便可以畫出如圖2.3所示的邏輯電路圖。</p><p>　　圖2.3 邏輯電路圖</p><p>　　2.3邏輯分析儀的仿真</p><p>　　圖2.4邏輯分析儀的仿真</

28、p><p>　　將無效狀態(tài)0111 1000 1010 1011分別代入輸出方程與狀態(tài)方程進(jìn)行計(jì)算，結(jié)果如下：</p><p>　　可見在CP狀態(tài)下都能回到有效狀態(tài)，電路能夠自啟動(dòng)。</p><p><b>　　2.4結(jié)果分析 </b></p><p>　　Multism是一種虛擬儀器，可以用來驗(yàn)證電路的設(shè)計(jì)的正確性。根據(jù)相

29、關(guān)計(jì)算，得出時(shí)序電路的時(shí)鐘方程、狀態(tài)方程、驅(qū)動(dòng)方程，從而選擇合適觸發(fā)器來連接實(shí)現(xiàn)。本設(shè)計(jì)中，選用四個(gè)時(shí)鐘脈沖下降沿觸發(fā)的JK觸發(fā)器來實(shí)現(xiàn)四位二進(jìn)制加法計(jì)數(shù)器。邏輯電路圖中，四個(gè)小紅燈即為顯示器，從右到左顯示時(shí)序圖中的十二種狀態(tài)，其中，燈亮表示“1”，滅表示“0”，從而達(dá)到計(jì)數(shù)目的。</p><p>　　由于其中缺了0111 1000 1010 1011四種狀態(tài)，所以在計(jì)數(shù)過程中會(huì)發(fā)生跳變，即先從0110跳到100

30、1，再由1001直接跳回到1100，周而復(fù)始。邏輯分析儀類似于ISE環(huán)境下的波形仿真，是對(duì)計(jì)數(shù)器的另一種直觀的描述。其中，高電平表示“1”，低電平表示“0”，也可以對(duì)計(jì)數(shù)器的功能進(jìn)行測試及檢驗(yàn)。</p><p><b>　　四、總結(jié)</b></p><p>　　在經(jīng)過短暫的幾天的數(shù)電課設(shè)中，我收獲頗多。從中了解到了對(duì)于該門課程自己學(xué)習(xí)中的不足之處，并且在幾天的實(shí)踐當(dāng)中

31、彌補(bǔ)了不少缺陷?？偟膩碚f，課設(shè)的時(shí)間非常的充足，難度也很適中，可以說只要有細(xì)心和耐心一系列的問題都是可以克服的。</p><p>　　在進(jìn)行數(shù)字電路設(shè)計(jì)過程當(dāng)中，尤其在使用Multism進(jìn)行邏輯電路的連接與分析時(shí)，分析解決問題的能力就更為重要。要在復(fù)雜的電子器件和密密麻麻的連線中找出頭緒來，有時(shí)候并不是一件容易的事情。但是往往這樣的問題就出在計(jì)算上，尤其是在化簡卡諾圖時(shí)，務(wù)必小心謹(jǐn)慎，一個(gè)字符寫錯(cuò)或者漏掉一些信息

32、，相應(yīng)得出的驅(qū)動(dòng)方程就會(huì)有天壤之別，自然邏輯電路就不能實(shí)現(xiàn)最初的設(shè)計(jì)功能。而且必要的時(shí)候，畫出時(shí)序圖來幫自己解決問題，往往會(huì)起不錯(cuò)的效果。我們需要做到的就是不斷發(fā)現(xiàn)問題、分析問題從而解決問題。例如這次在設(shè)計(jì)過程中，我的題目是缺少0111 1000 1010 1011在Multism中連接完成后點(diǎn)開邏輯分析儀，發(fā)現(xiàn)原本1001應(yīng)該跳到1100，結(jié)果1001跳到了1110，分析得出第三路原本0沒有跳變，而實(shí)際結(jié)果卻發(fā)生了跳變，所以問題應(yīng)該發(fā)

33、生在第三路上。經(jīng)過多次的計(jì)算，確認(rèn)計(jì)算結(jié)果無誤后，檢查接線圖從而發(fā)現(xiàn)了問題，修正后完成了設(shè)計(jì)要求。在解決問題的過程中，經(jīng)過對(duì)問題的分析思考，鍛煉了我獨(dú)立思考解決問題的能力。可以說這次課設(shè)對(duì)個(gè)人有相當(dāng)積極的意義 。</p><p>　　在學(xué)習(xí)過《數(shù)字電路技術(shù)基礎(chǔ)簡明教程》之后，我已經(jīng)算是掌握了一定的數(shù)字電路設(shè)計(jì)的基礎(chǔ)以及相應(yīng)的分析方法、實(shí)踐能力以及自學(xué)能力。雖然遇到了不少問題，但是在向老師和同學(xué)請(qǐng)教的學(xué)習(xí)過程中，我

34、又改正了不少錯(cuò)誤的認(rèn)識(shí)，對(duì)數(shù)字電路的設(shè)計(jì)與分析方法的掌握也有了一定的提高，我相信這些知識(shí)與經(jīng)驗(yàn)對(duì)以后的學(xué)習(xí)會(huì)有極大的幫助。</p><p>　　本次個(gè)人的課程設(shè)計(jì)雖然實(shí)現(xiàn)了四位二進(jìn)制加法計(jì)數(shù)器的全部要求。但是還是由許多不足之處，比如在Multism中接線圖很雜亂，并沒有做到美觀 ，相信揣摩之后能夠?qū)⒔泳€規(guī)范化、簡單化。</p><p><b>　　五.參考書目</b>

35、</p><p>　　[1]余孟嘗 數(shù)字電子技術(shù)基礎(chǔ)簡明教程 北京：高等教育出版社，2006</p><p>　　[2]閻石 數(shù)字電子技術(shù)基礎(chǔ) 4版 北京：高等教育出版社，1998</p><p>　　[3]康華光 電子技術(shù)基礎(chǔ)：數(shù)字部分 4版 北京：高等教育出版社，2000</p><p>　　[4]蔡惟錚 集成電子技術(shù) 北京：高等教育出版