四位二進(jìn)制加減法器課程設(shè)計(jì)

1、<p>　　組合邏輯電路的課程設(shè)計(jì)</p><p>　　之4位二進(jìn)制全加\全減器（改進(jìn)版——加法器與減法器的復(fù)合器）</p><p><b>　　自動(dòng)化工程學(xué)院</b></p><p>　　摘要：加法器是產(chǎn)生數(shù)的和的裝置。加數(shù)和被加數(shù)為輸入，和數(shù)與進(jìn)位為輸出的裝置為半加器。若加數(shù)、被加數(shù)與低位的進(jìn)位數(shù)為輸入，而和數(shù)與進(jìn)位為輸出則為全加

2、器。常用作計(jì)算機(jī)算算術(shù)邏輯部件，執(zhí)行邏輯操作、移位與指指令調(diào)用。在電子學(xué)中，加法器是一種數(shù)位電路，其可進(jìn)行數(shù)字的加法計(jì)算。在現(xiàn)代的電腦中，加法器存在于算術(shù)邏輯單元（ALU）之中。 加法器可以用來(lái)表示各種數(shù)值，如：BCD、加三碼，主要的加法器是以二進(jìn)制作運(yùn)算。</p><p>　　簡(jiǎn)介：對(duì)于簡(jiǎn)單的四位二進(jìn)制全加器，本文只做簡(jiǎn)要介紹，因?yàn)閷?duì)于單一的加法器，顯然是不夠?qū)嵱玫?，本文將著重就一種加法器與減法器的組合，即設(shè)計(jì)

3、電路一個(gè)電路實(shí)現(xiàn)2個(gè)4位符號(hào)數(shù)（原碼表示）的加減運(yùn)算。另有一個(gè)控制信號(hào)select選擇加法運(yùn)算或減法運(yùn)算。若有溢出則產(chǎn)生溢出指示信號(hào)。這種加法器與減法器的復(fù)合器將在實(shí)際操作中表現(xiàn)的更加的適用。</p><p><b>　　關(guān)鍵字：</b></p><p>　　四位二進(jìn)制全加器，四位二進(jìn)制全減器，原理圖Verilog HDL仿真</p><p>

4、<b>　　電路的設(shè)計(jì)：</b></p><p>　　常見的四位二進(jìn)制全加器，通過(guò)兩片74 283可以實(shí)現(xiàn)全加器的功能，即如下圖所示：</p><p>　　單一加法器的真值表如圖所示：</p><p><b>　　而詳細(xì)的電路圖為：</b></p><p>　　加法器與減法器的復(fù)合器：</p&

5、gt;<p>　　接下來(lái)，我將對(duì)于這種加法器與減法器的復(fù)合器做詳細(xì)介紹。</p><p>　　對(duì)于這種復(fù)合器，通過(guò)兩個(gè)片子來(lái)實(shí)現(xiàn)。</p><p>　　而詳細(xì)的電路如圖所示：</p><p>　　通過(guò)select作為選擇端口，控制select的電平即可對(duì)加減復(fù)合器的加減功能進(jìn)行選擇，本電路中當(dāng)當(dāng)select接高電平是，選擇的是加法器，當(dāng)select接低

6、電平時(shí)選擇的是減法器，通過(guò)改變select的電平，可以輕松實(shí)現(xiàn)加法器和減法器的轉(zhuǎn)換。</p><p>　　在用select選擇了加法或是減法功能后，在輸入端A3A2A1A0與B3B2B1B0分別為兩個(gè)運(yùn)算數(shù)的二進(jìn)制代碼，以高低電平來(lái)代表1或0，實(shí)現(xiàn)了目標(biāo)數(shù)的輸入。</p><p>　　在輸出端，43，42，41，39即F3F2F1F0既是加法或減法的運(yùn)算結(jié)果，與輸入相同，高電平代表1，低電

7、平代表0。</p><p>　　若是在計(jì)算過(guò)程中超過(guò)了計(jì)算量程（有溢出overflow），則overflow端將有輸出。</p><p>　　本設(shè)計(jì)采用Verilog HDL語(yǔ)言的所設(shè)計(jì)的4位二進(jìn)制全加器進(jìn)行仿真，本文不羅列具體的程序設(shè)計(jì)，只對(duì)仿真圖進(jìn)行展示。</p><p><b>　　仿真圖：</b></p><p>

8、;<b>　　真值表：</b></p><p>　　在此只對(duì)加法功能的真值表進(jìn)行羅列</p><p><b>　　總結(jié)：</b></p><p>　　本文以一般的四位二進(jìn)制加法器為基礎(chǔ)，在改進(jìn)的過(guò)程中，將加法器和減法器進(jìn)行復(fù)合，通過(guò)一個(gè)select端口進(jìn)行控制，從而將加法器與減法器進(jìn)行了很好的結(jié)合，使電路的使用價(jià)值有所提高