橫向高壓器件電場調(diào)制效應(yīng)及新器件研究.pdf

1、高壓LDMOS(Lateral Double-diffused MOSFET)是高壓集成電路HVIC(HighVoltage Integrated Circuit)和功率集成電路PIC(Power Integrated Circuit)的關(guān)鍵技術(shù)。為了與低壓電路在工藝上更好地兼容，設(shè)計具有薄外延層且能滿足一定耐壓的新型LDMOS是目前功率半導(dǎo)體技術(shù)的一個重要發(fā)展方向。SOI Silicon-On-Insulator)集成技術(shù)由于具有隔離

2、性能好、漏電流小、速度快、功耗低和抗輻照等優(yōu)點，被譽為二十一世紀(jì)的集成技術(shù)，并被廣泛應(yīng)用于高性能HVIC和PIC中。高壓器件中擊穿電壓與比導(dǎo)通電阻之間嚴(yán)重的矛盾關(guān)系，一直是眾多學(xué)者研究的熱點。對于應(yīng)用于薄外延硅層和SOI基的LDMOS，縱向耐壓低是這類器件應(yīng)用的主要問題。將具有高耐壓、低導(dǎo)通電阻的超結(jié)SJ(Super Junction)直接應(yīng)用于LDMOS時具有的襯底輔助耗盡效應(yīng)，限制了這類器件的發(fā)展。 本論文主要思想是利用電場

3、調(diào)制及電荷屏蔽效應(yīng)，通過對影響橫向高壓器件特性的襯底改造，達(dá)到優(yōu)化體內(nèi)電場和表面電場的目的。本論文首次提出了一種不同于傳統(tǒng)設(shè)計中通過優(yōu)化器件表面電場以提高器件耐壓的結(jié)終端技術(shù)，并稱之為襯底終端技術(shù)，其核心是襯底的體電場調(diào)制效應(yīng)。為了在超薄外延層上實現(xiàn)具有一定擊穿電壓的LDMOS，首次提出了REBULF(REduced BULk Field)技術(shù)。為了突破傳統(tǒng)SOILDMOS結(jié)構(gòu)中因受自由面電荷為零高斯定理、縱向耐壓受限，提出通過增加介質(zhì)

4、中電場的ENDIF技術(shù)。 基于電場調(diào)制效應(yīng)的襯底終端技術(shù)，本論文設(shè)計并研究了以下幾種新型器件。 (1)單面階梯埋氧SOI(SBOSOI)。此結(jié)構(gòu)利用了階梯埋層的電場調(diào)制效應(yīng)，而非傳統(tǒng)設(shè)計中通過漂移區(qū)分區(qū)或線性摻雜技術(shù)優(yōu)化表面電場。分析結(jié)果表明：漂移區(qū)較薄且I層厚度為0.2～0.8μm時，SBOSOI結(jié)構(gòu)較一般SO1結(jié)構(gòu)可使比導(dǎo)通電阻降低40~50％，耐壓提高30~50％；在I層較薄、漂移區(qū)厚度小于1μm時，此結(jié)構(gòu)可使耐壓

5、提高10～50％，比導(dǎo)通電阻降低10～50％。 (2)雙面階梯埋氧SOI(D-SBOSOI)。此結(jié)構(gòu)基于ENDIF技術(shù)而提出，具有增強(qiáng)電場調(diào)制效應(yīng)、引入電荷層的電場屏蔽效應(yīng)和形成的階梯硅層有利于與低壓部分隔離等優(yōu)點。分析結(jié)果表明：表面電場在優(yōu)化條件下近似達(dá)到理想的均勻分布；積累的空穴層屏蔽了局域埋氧層中高電場對SOI層的影響，I層中的電場強(qiáng)度突破了一般結(jié)構(gòu)中受自由面電荷為零高斯定理的限制關(guān)系，可高達(dá)200V/μm。 (3

6、)埋空隙部分SOI結(jié)構(gòu)(APSOI)。此結(jié)構(gòu)應(yīng)用低介電系數(shù)埋層提高器件縱向耐壓和優(yōu)化表面電場。分析結(jié)果表明：空隙低的介電常數(shù)使器件在縱向突破了傳統(tǒng)SiO<,2>埋層的耐壓關(guān)系，在一定擊穿電壓下APSOI結(jié)構(gòu)所需的埋層厚度為一般PSOI的1/4；當(dāng)漂移區(qū)厚度為2μm，埋層厚度為1μm時可獲得400V以上的耐壓；漂移區(qū)厚度為2μm，埋層厚度為2μm時可獲得600V以上的耐壓。 (4)具有P型埋層的部分SOI結(jié)構(gòu)(BPSOI)。此結(jié)構(gòu)

7、應(yīng)用P型埋層對N型漂移區(qū)電荷的充分補償，使器件擊穿電壓提高的同時，比導(dǎo)通電阻減小。形成的P型低阻埋層也有利于緩解器件的自熱效應(yīng)。分析結(jié)果表明：表面電場出現(xiàn)新的峰而較一般PSOI結(jié)構(gòu)更趨于均勻；增加的漂移區(qū)濃度使比導(dǎo)通電阻降低；新結(jié)構(gòu)較一般PSOI結(jié)構(gòu)在漂移區(qū)較薄(<2μm)的情況下，擊穿電壓提高了52～58％，比導(dǎo)通電阻降低45～48％。 (5)具有N<'+>浮空層的REBULFLDMOS結(jié)構(gòu)。此結(jié)構(gòu)通過浮空的N<'+>層將器件

8、體內(nèi)的電場重新分配，漏端電場降低而源端電場提高。REBULF技術(shù)的特點是繼國際上提出降低器件表面電場RESURF(Reduce Surface Electric Field)技術(shù)之后，針對提高器件縱向耐壓而提出，為提高器件耐壓開辟了一條新路。分析結(jié)果表明：在優(yōu)化的情況下，滿足REBULF的條件為N<'+>層的位置與襯底濃度的乘積不大于1×10<'12>cm<'-2>；在保證低的比導(dǎo)通電阻條件下，REBIJLF L,DMOS的擊穿電壓比一

9、般RESURF LDMOS結(jié)構(gòu)提高60％以上。 (6)具有N<'+>浮空層的SJ LDMOS。此結(jié)構(gòu)是將REBULF技術(shù)與SJ技術(shù)相結(jié)合，即達(dá)到了降低體內(nèi)高電場，提高縱向耐壓的目的，而且也消除了襯底輔助耗盡效應(yīng)。將SJ在橫向器件中的應(yīng)用進(jìn)一步拓展到了高壓區(qū)。 (7)具有折疊硅表面的LDMOS結(jié)構(gòu)。此結(jié)構(gòu)通過刻蝕技術(shù)，將一般結(jié)構(gòu)的硅表面刻蝕成矩型狀，并用柵電極覆蓋器件的漂移區(qū)表面。這種結(jié)構(gòu)包括滿足低耐壓的FSOI-LDMO