電導(dǎo)增強(qiáng)型橫向功率MOS器件新結(jié)構(gòu)與機(jī)理研究.pdf

1、解決橫向功率MOSFET器件擊穿電壓（BV）與比導(dǎo)通電阻（Ron,sp）之間的矛盾關(guān)系是一個(gè)重要的課題。對(duì)于低壓功率LDMOS（BV<200V）器件而言，溝道電阻和漂移區(qū)電阻一樣，對(duì)器件的導(dǎo)通損耗有重要影響。槽柵技術(shù)的引入，可以增加器件的溝道密度，并優(yōu)化電流分布，有效的增加器件的開(kāi)態(tài)電流，降低溝道電阻。高 K介質(zhì)在功率器件中可以調(diào)制電場(chǎng)分布，提高漂移區(qū)摻雜濃度，改善耐壓的同時(shí)降低器件的漂移區(qū)電阻。本文將結(jié)合槽柵技術(shù)和高K技術(shù)的優(yōu)點(diǎn)，提出

2、三種電導(dǎo)增強(qiáng)型橫向功率MOS器件，致力于改善LDMOS的“硅極限”問(wèn)題。
　　本研究主要內(nèi)容包括：⑴提出一種具有分離三柵和高K介質(zhì)的SOI LDMOS器件。該器件具有分離的三柵和位于耐壓區(qū)的高 K介質(zhì)，三柵包括一個(gè)平面柵和兩個(gè)延伸至埋氧層的分段槽柵，高 K介質(zhì)與漂移區(qū)在器件中交替排列。開(kāi)態(tài)時(shí)，三柵結(jié)構(gòu)形成了一個(gè)平面溝道和兩個(gè)縱向溝道，不僅增加了溝道密度，還可以使電流在體內(nèi)分布更優(yōu)化；同時(shí)，槽柵、高K介質(zhì)和漂移區(qū)還構(gòu)成了MIS電容結(jié)

3、構(gòu)，在漂移區(qū)靠近高K的側(cè)壁形成高濃度的電子積累層，有效提升了器件的開(kāi)態(tài)電流；關(guān)態(tài)時(shí)，MIS電容輔助耗盡漂移區(qū)，提高其摻雜濃度，進(jìn)一步降低器件的比導(dǎo)通電阻；再者 M IS電容從源到漏逐漸減小，輔助耗盡作用也越來(lái)越弱，使均勻摻雜的漂移區(qū)等效為線性分布，器件電場(chǎng)更加優(yōu)化，耐壓有所提高。通過(guò)仿真優(yōu)化，TSG-HK LDMOS器件的耐壓為97V，比導(dǎo)通電阻為0.34mΩ·cm2，與相同尺寸的槽柵超結(jié)器件相比，比導(dǎo)通電阻下降了62％，有效的改善了硅

4、極限問(wèn)題。⑵提出一種具有雙柵和超低阻電流通道的LDMOS器件。該器件具有雙柵，高K介質(zhì)和P條，雙柵包括平面柵和槽柵，槽柵與高K介質(zhì)相連，N漂移區(qū)位于高K介質(zhì)的兩側(cè)，P條位于N漂移區(qū)的外側(cè)。開(kāi)態(tài)時(shí)，雙柵形成平面溝道和垂直溝道，增大了溝道密度，槽柵、高K和N漂移區(qū)構(gòu)成的MIS電容會(huì)形成電子積累作用，有效提升器件的電流密度；關(guān)態(tài)時(shí)，MIS電容和P條共同輔助耗盡漂移區(qū)，進(jìn)一步提高其摻雜濃度，使器件的比導(dǎo)通電阻顯著降低。在仿真中，該器件的耐壓為7

5、6V，比導(dǎo)通電阻為0.2mΩ·cm2，優(yōu)值達(dá)到了28.9MW/cm2。⑶提出一種具有多積累層的橫向功率MOS器件。該器件具有槽柵結(jié)構(gòu)和與漂移區(qū)相間排列的高K介質(zhì)，槽柵底部與P阱接觸，高K介質(zhì)底部和埋氧層之間還留有一部分漂移區(qū)。開(kāi)態(tài)時(shí)，槽柵側(cè)壁和底部都會(huì)形成反型層溝道，有效的提高了器件的溝道密度；同時(shí)槽柵、高K和漂移區(qū)構(gòu)成的MIS電容會(huì)在靠近高K介質(zhì)的漂移區(qū)中產(chǎn)生電子積累作用，所以高 K介質(zhì)側(cè)壁和底部的漂移區(qū)中都有高濃度的電子積累層，極大