NoC測試端口選擇方法與Dmesh結構研究.pdf

1、隨著片上系統(tǒng)(SoC)的集成度將越來越高，數(shù)以百計的十億級晶體管的核將集成在一個片子上。這樣的片上系統(tǒng)要求模塊間的通訊帶寬須達到Gbits/s，并且為了滿足快速投放市場的需求還須具有可重用性。傳統(tǒng)的總線結構面臨這兩方面的挑戰(zhàn)越來越嚴峻。為了解決這些問題，有人提出了一種新的結構，稱為片上網(wǎng)絡NoC(Network on Chip)，提出用集成交換網(wǎng)絡(Integrated Switching Networks)來連接片上系統(tǒng)中的核，從體系

2、結構上徹底解決了總線架構難以克服的問題。NoC不僅具有良好的空間可擴展性，還提供了很好的并行通訊能力，勢必將成為替代總線通訊方式的一種理想的解決方案。NoC以分組交換作為基本通訊技術，采用全局異步-局部同步GALs(Globally Asynchronous Locally Synchronous)的通訊機制，每一個資源節(jié)點都工作在自己的時鐘域，而不同的資源節(jié)點之間則通過通訊節(jié)點進行異步通訊，從而很好地解決了單一時鐘同步的問題。片上網(wǎng)絡

3、滿足了未來片上系統(tǒng)的兩大重要需求：可重用性和帶寬。隨著片上系統(tǒng)的設計越來越復雜，片上網(wǎng)絡將是下一代片上系統(tǒng)首選的結構。 本論文主要的工作有： (1)主要介紹了NoC的測試和拓撲結構。隨著芯片集成度越來越高，片上系統(tǒng)測試的重要性日趨重要；而拓撲結構從根本上決定了NoC的諸多方面性能。對這兩方面的研究很有必要。 (2)提出了一種NoC測試端口位置和數(shù)量的優(yōu)化選取的方法，它在系統(tǒng)功耗限制的條件下，確定input/out

4、put端口的對數(shù)，以所有核測試路徑總和最短為目標，優(yōu)化選取NoC測試端口的最佳位置。本方案在測試功耗不超過系統(tǒng)允許的最大功耗條件下，最大限度地選取測試端口的對數(shù)來進行并行測試，從而能高效地完成對核的測試，同時又能有效地避免因測試帶來的器件損壞。實驗結果表明這種方法提高了測試效率，降低了NoC的總體測試代價。 (3)對二維網(wǎng)格進行了改進，提出了對角互連的DMesh結構和結合二維環(huán)繞對邊互連的TDMesh結構。并且分別提出對應適用的