基于FPGA的NoC通訊架構的設計與測試.pdf

1、隨著微電子技術的發(fā)展，超大規(guī)模集成電路的集成度越來越高，基于片上總線的SoC(System-on-a-Chip)在設計上遇到了全局時鐘難以同步、地址空間有限、無法支持多節(jié)點并行通訊與系統(tǒng)擴展不夠靈活等問題，嚴重制約了集成在單一芯片上SoC的規(guī)模及系統(tǒng)性能。片上網(wǎng)絡（Network-on-Chip，NoC）將計算機宏觀網(wǎng)絡技術移植到芯片設計中來，采用由蟲孔交換的路由機制組成的通訊架構來代替?zhèn)鹘y(tǒng)的總線架構，實現(xiàn)處理單元（IP核）之間的互聯(lián)通

2、信，從體系結構上解決了SoC總線架構帶來的問題。NoC具有良好的空間可擴展性，低傳輸功耗和低延遲的特點，并具備良好的并行通訊能力。
　　 論文的主要工作正是為了驗證NoC通訊架構的有效性，本文基于2D-Mesh拓撲結構展開研究，重點介紹了基于FPGA(Filed Programmable Gate Array)的NoC通訊架構的設計與測試。論文的工作主要包括三個方面：（1）NoC通訊架構總體設計、IP核的添加以及內(nèi)部模塊的設計，

3、其中NoC通訊架構內(nèi)部模塊主要包括路由器模塊和資源網(wǎng)絡接口（Resource-Network-Interface，RNI）模塊以及通訊鏈路；（2）FPGA的概念介紹，重點描述了FPGA開發(fā)軟件QuartusⅡ的設計流程以及基于FPGA的NoC的設計方法；（3）利用相關的綜合測試軟件對NoC通訊架構的設計分別進行詳細的測試與性能分析。
　　 為了實現(xiàn)NoC架構的實際應用，我們搭建了基于FPGA的一種簡單的2D-Mesh NoC通訊