基于FPGA的功能級(jí)可進(jìn)化和NOC架構(gòu)多核處理器系統(tǒng)的研究.pdf

1、本文研究了基于FPGA的新技術(shù)和新應(yīng)用。研究?jī)?nèi)容可以分為兩部分,一是基于FPGA的功能級(jí)可進(jìn)化硬件,一是基于FPGA陣列的NOC架構(gòu)多核處理器系統(tǒng)。
　　本文在功能級(jí)可進(jìn)化研究方向,主要工作有兩項(xiàng)。一是提出并驗(yàn)證一種適用于可進(jìn)化電路中可配置部分的新型結(jié)構(gòu)CCN(configurable circuit network)。這種結(jié)構(gòu)將功能運(yùn)算單元以Benes拓?fù)浣Y(jié)構(gòu)互聯(lián),取代現(xiàn)有的MUX加功能運(yùn)算單元的結(jié)構(gòu),使其具有更多條輸出路徑,從

2、而使更多運(yùn)算單元參與到了進(jìn)化中,在提高進(jìn)化效率同時(shí)還節(jié)省了資源。本文用此結(jié)構(gòu)設(shè)計(jì)了一種新型的可進(jìn)化濾波器。二是提出了將功能級(jí)可進(jìn)化與FPGA相結(jié)合的設(shè)計(jì)思想和設(shè)計(jì)模型SRM(Slice-based Reconfigurable Model)。這種模型的特點(diǎn)在于它將虛擬可重構(gòu)電路(VRC,virtual recortfigurable circuit)模型與FPGA底層位流的進(jìn)化模型相結(jié)合,利用了FPGA可重構(gòu)技術(shù)節(jié)省資源的特性,并且還兼

3、顧了VRC模型中基因配置碼少、算法負(fù)擔(dān)小的優(yōu)點(diǎn)。本文通過(guò)綜合和建模濾波試驗(yàn)對(duì)其進(jìn)行了驗(yàn)證。
　　本文在基于NOC架構(gòu)的多核處理器系統(tǒng)研究方向,通過(guò)研究NOC中的數(shù)據(jù)格式、路由結(jié)構(gòu)及算法、網(wǎng)絡(luò)資源接口等等,將基于NOC的多核架構(gòu)在由alterastratix Ⅱ組成的陣列上加以實(shí)現(xiàn)。接下來(lái),本文通過(guò)加入SD卡及其驅(qū)動(dòng)、FAT文件系統(tǒng)、網(wǎng)卡驅(qū)動(dòng)和TCP/IP協(xié)議以及基于MicroOSⅡ的服務(wù)程序,在此系統(tǒng)上實(shí)現(xiàn)了一個(gè)視頻點(diǎn)播系統(tǒng),對(duì)此