高速FFT芯片設(shè)計(jì)及結(jié)構(gòu)研究.pdf

1、快速傅立葉變換(FFT)作為數(shù)字信號(hào)處理領(lǐng)域的核心算法之一，在現(xiàn)代數(shù)字信號(hào)處理的各個(gè)領(lǐng)域有著極為廣泛的應(yīng)用。隨著寬帶OFDM系統(tǒng)，ADSL調(diào)制器，數(shù)字電視，雷達(dá)及聲納信號(hào)處理系統(tǒng)的應(yīng)用發(fā)展，F(xiàn)FT處理器已經(jīng)成為這些數(shù)字信號(hào)處理系統(tǒng)的關(guān)鍵模塊之一，因此大點(diǎn)數(shù)、高速、高精度FFT芯片的設(shè)計(jì)技術(shù)具有重要研究?jī)r(jià)值。 本文在分析各種算法特點(diǎn)后，選擇時(shí)間抽取(DIT)基。2算法作為芯片的實(shí)現(xiàn)算法。另外，IEEE754單精度浮點(diǎn)數(shù)據(jù)格式可以滿

2、足高精度以及大動(dòng)態(tài)范圍的要求，因此選擇它作為本次設(shè)計(jì)中數(shù)據(jù)的標(biāo)準(zhǔn)格式。按照運(yùn)算流圖設(shè)計(jì)合理的數(shù)據(jù)存取方案并進(jìn)行系統(tǒng)劃分。整個(gè)系統(tǒng)被劃分為：蝶形運(yùn)算單元、系統(tǒng)控制器、運(yùn)算數(shù)據(jù)存儲(chǔ)與尋址系統(tǒng)、旋轉(zhuǎn)因子存儲(chǔ)與尋址系統(tǒng)以及數(shù)據(jù)總線選擇器等。 在高性能的設(shè)計(jì)要求下，本文又對(duì)系統(tǒng)的結(jié)構(gòu)進(jìn)行了進(jìn)一步的研究改進(jìn)。首先，在乘法器設(shè)計(jì)時(shí)使用樹(shù)型結(jié)構(gòu)代替原先的陣列式結(jié)構(gòu)，并通過(guò)改進(jìn)的Booth編碼減少部分積的個(gè)數(shù)，有效的減小了延時(shí)和面積；另外，本文通

3、過(guò)對(duì)旋轉(zhuǎn)因子規(guī)律的分析提出了系統(tǒng)整體結(jié)構(gòu)的改進(jìn)方案：將蝶形運(yùn)算單元拆分為乘法器組和加法器組，并通過(guò)控制的改進(jìn)以及一些輔助邏輯的設(shè)計(jì)使得無(wú)需進(jìn)行乘法運(yùn)算的前兩級(jí)蝶形變換只完成加法，從而提高FFT處理系統(tǒng)的效率。 結(jié)構(gòu)改進(jìn)完成后，使用Verilog HDL對(duì)系統(tǒng)進(jìn)行了RTL級(jí)設(shè)計(jì)，并選用Altera 的DE2開(kāi)發(fā)板作為FPGA驗(yàn)證平臺(tái)對(duì)FFT處理器進(jìn)行了功能驗(yàn)證，結(jié)果表明系統(tǒng)功能正確且運(yùn)算精度比較高。隨后，本文基于TSMC0.18μ