10比特、100兆流水線模數(shù)轉(zhuǎn)換器的設(shè)計(jì)和低功耗實(shí)現(xiàn).pdf

1、本文在分析比較了各種高速模數(shù)轉(zhuǎn)換器的特點(diǎn)后，完成了一個(gè)10比特3．3v電源電壓100MHz采樣頻率的流水線模數(shù)轉(zhuǎn)換器的設(shè)計(jì)和芯片實(shí)現(xiàn)。 模數(shù)轉(zhuǎn)換器采用傳統(tǒng)的每級(jí)1．5位結(jié)構(gòu)，一共9級(jí)流水線結(jié)構(gòu)。另外，電路子模塊的設(shè)計(jì)具有如下的特點(diǎn)：高增益、高帶寬的運(yùn)算放大器與改進(jìn)的柵壓自舉(bootstrap)采樣開(kāi)關(guān)的結(jié)合大大提高了采樣保持電路的精度和線性度；優(yōu)化的偏置電路提高了運(yùn)放整體的一致性和穩(wěn)定性；回踢噪聲(kickbacknoise)

2、很小的動(dòng)態(tài)比較器使模數(shù)轉(zhuǎn)換器在高速采樣時(shí)鐘下能保持各級(jí)輸出的模擬信號(hào)的穩(wěn)定；雙相非交疊時(shí)鐘產(chǎn)生電路提高了時(shí)鐘周期的利用率。 為了得到低功耗的設(shè)計(jì)，從結(jié)構(gòu)上選擇了功耗相對(duì)較小的套筒式運(yùn)放電路的結(jié)構(gòu)，并且使用動(dòng)態(tài)比較器減小整體的功耗，此外，逐級(jí)縮小運(yùn)放的尺寸以進(jìn)一步優(yōu)化功耗。 該模數(shù)轉(zhuǎn)換器芯片采用Charter0．35um，3．3v，雙層多晶，四層金屬的CMOS工藝混合信號(hào)工藝實(shí)現(xiàn)，有效面積為1．1*1．2mm2。芯片的整體