隨機(jī)邏輯在線測(cè)試與容錯(cuò)結(jié)構(gòu)的研究.pdf

1、在線測(cè)試與容錯(cuò)結(jié)構(gòu)在計(jì)算機(jī)可靠性工程領(lǐng)域有很廣泛的應(yīng)用，但各種結(jié)構(gòu)的性能千差萬別。 常見的結(jié)構(gòu)有雙模比較冗余(含互補(bǔ)邏輯)、三模冗余、重試、交替邏輯等，近年來提出了基于互補(bǔ)邏輯和交替邏輯的交替互補(bǔ)邏輯和互補(bǔ)邏輯-交替互補(bǔ)邏輯結(jié)構(gòu)。 本文的工作是對(duì)上述在線測(cè)試與容錯(cuò)結(jié)構(gòu)的硬件復(fù)雜度和故障響應(yīng)率通過實(shí)驗(yàn)進(jìn)行量化分析。首先概述了集成電路的測(cè)試方法。在傳統(tǒng)自對(duì)偶電路實(shí)現(xiàn)方法的基礎(chǔ)上，提出了一種從門級(jí)層次上構(gòu)造交替邏輯結(jié)構(gòu)中所必須

2、使用的自對(duì)偶電路的新方法。與原有方法相比，它能大大減少構(gòu)造自對(duì)偶電路所需的額外芯片面積。改進(jìn)了互補(bǔ)邏輯-交替互補(bǔ)邏輯(CL-ACL)結(jié)構(gòu)，并做了考慮門級(jí)延遲的模擬驗(yàn)證。以ISCAS85基準(zhǔn)電路為被測(cè)電路，結(jié)合模塊冗余和重試這兩種不同的技術(shù)，用多種不同的候選方法重新設(shè)計(jì)了這些電路，并通過Xilinx器件綜合分析與門級(jí)模擬故障注入的方式，研究了這些電路的硬件復(fù)雜度與故障響應(yīng)率。結(jié)果表明，對(duì)于不同類型的電路，需要根據(jù)其特點(diǎn)，為其設(shè)計(jì)不同的在線