版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、本課題源于通信實(shí)習(xí)系統(tǒng)的“無線尋呼綜合實(shí)驗(yàn)”項(xiàng)目,是通信專業(yè)學(xué)生的實(shí)驗(yàn)項(xiàng)目之一。該實(shí)驗(yàn)主要包括三項(xiàng)內(nèi)容:計(jì)算機(jī)、尋呼電臺、天線的線路連接,尋呼發(fā)射軟件的使用和通過尋呼軟件編輯并發(fā)送信息。本課題的基礎(chǔ)是前期已實(shí)現(xiàn)了POCSAG碼的傳統(tǒng)編碼電路的設(shè)計(jì),本課題的目的是將前期的產(chǎn)品設(shè)計(jì)升級,將實(shí)驗(yàn)?zāi)K集中到一個可編程邏輯電路(FPGA)芯片中,以便于減少芯片的數(shù)量和增加可編程、可升級性。實(shí)驗(yàn)?zāi)K以自頂向下(TOP-DOWN)的設(shè)計(jì)方法實(shí)現(xiàn)硬件描
2、述語言的設(shè)計(jì),然后將各設(shè)計(jì)集中到一個FPGA芯片中。本課題的任務(wù)是實(shí)現(xiàn)實(shí)驗(yàn)裝置中POCSAG碼編碼器的改造。 本文詳細(xì)介紹了POCSAG碼的編碼格式和基于SOPC的編碼器的設(shè)計(jì)與實(shí)現(xiàn)。隨著可編程邏輯器件的發(fā)展,已經(jīng)可以實(shí)現(xiàn)將微處理器軟核嵌入到可編程邏輯器件內(nèi)部。SOPC既具有微控制器系統(tǒng)的高度靈活性,又具有用戶可編程特性,使其成為現(xiàn)代電子技術(shù)和電子系統(tǒng)設(shè)計(jì)的發(fā)展方向。本課題采用Altera公司提供的32位微處理器軟核Nios Ⅱ
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- Turbo碼編碼器IP核設(shè)計(jì)及其SOPC驗(yàn)證平臺的實(shí)現(xiàn).pdf
- 基于SOPC技術(shù)的編碼器檢測裝置研究與實(shí)現(xiàn).pdf
- 基于前綴碼的視頻熵編碼器的研究與實(shí)現(xiàn).pdf
- 可配置LDPC碼編碼器的FPGA設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于SOPC技術(shù)的HDB3編碼器設(shè)計(jì).pdf
- LDPC碼編碼器FPGA實(shí)現(xiàn)研究.pdf
- 基于SOPC的JPEG2000靜止圖像編碼器設(shè)計(jì).pdf
- 碼率自適應(yīng)多邊LDPC碼的編碼器設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf
- 基于SPIHT的可伸縮碼流編碼器的實(shí)現(xiàn)和研究.pdf
- 基于Monahans平臺音頻編碼器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于上下文的熵編碼器設(shè)計(jì)與實(shí)現(xiàn).pdf
- 組原課設(shè)4ppm碼編碼器設(shè)計(jì)與實(shí)現(xiàn)
- JPEG編碼器的VLSI設(shè)計(jì)與實(shí)現(xiàn).pdf
- 一種高速RS碼與LDPC級聯(lián)碼編碼器設(shè)計(jì)及硬件實(shí)現(xiàn).pdf
- 基于FPGA的JPEG壓縮編碼器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于dsp的h.263編碼器的設(shè)計(jì)與實(shí)現(xiàn)
- 基于DSP的JPEG編碼器的實(shí)現(xiàn)與優(yōu)化.pdf
- 基于ieee802.16e標(biāo)準(zhǔn)的ldpc碼編碼器設(shè)計(jì)
- 多邊類型LDPC碼的算法研究及其編碼器實(shí)現(xiàn).pdf
- 基于DSP的MPEG4編碼器的設(shè)計(jì)與實(shí)現(xiàn).pdf
評論
0/150
提交評論