嵌入式SRAM簇內(nèi)建自測(cè)試結(jié)構(gòu)及自動(dòng)生成研究.pdf

1、分類號(hào)密級(jí)UDC編號(hào)桂林電子科技大學(xué)碩士學(xué)位論文題目嵌入式嵌入式SRAMSRAM簇內(nèi)建自測(cè)試內(nèi)建自測(cè)試結(jié)構(gòu)結(jié)構(gòu)及自動(dòng)生自動(dòng)生成研究研究（英文）（英文）StudyontheAutStudyontheAutomaticGenerationomaticGenerationoftheoftheBISBISTArchitecturefESRAMArchitecturefESRAMClustersClusters研究生姓名:湯敏指導(dǎo)教師姓名、職務(wù)指

2、導(dǎo)教師姓名、職務(wù):顏學(xué)龍顏學(xué)龍副教授副教授申請(qǐng)學(xué)位門類:工學(xué)碩士工學(xué)碩士學(xué)科、?？啤I(yè):測(cè)試計(jì)量技術(shù)及儀器測(cè)試計(jì)量技術(shù)及儀器提交論文日期:20062006年4月論文答辯日期:20062006年6月年月日摘要摘要隨著SOC（SystemOnaChip，片上系統(tǒng)）技術(shù)的迅速發(fā)展，越來(lái)越多的ESRAM（EmbeddedSRAM，嵌入式靜態(tài)隨機(jī)存儲(chǔ)器）內(nèi)核被集成到芯片中。這些ESRAM內(nèi)核的端口數(shù)量、地址寬度、數(shù)據(jù)寬度、工作頻率以及讀寫控制方

3、式往往都不相同，并且它們通常分散在芯片的各個(gè)位置。在對(duì)分散的ESRAM簇進(jìn)行測(cè)試時(shí)，每個(gè)ESRAM內(nèi)核都專用BIST（BuiltInSelfTest，內(nèi)建自測(cè)試）結(jié)構(gòu)的測(cè)試方案存在硬件開(kāi)銷大、測(cè)試調(diào)度復(fù)雜等缺點(diǎn)。March測(cè)試算法由于其算法復(fù)雜度低、故障覆蓋率高而成為當(dāng)前存儲(chǔ)器測(cè)試的常用算法。本文在詳細(xì)研究多端口ESRAM故障模型、March測(cè)試算法和ESRAM簇不同組合的基礎(chǔ)上，討論了能夠提高測(cè)試效率的測(cè)試調(diào)度方案，設(shè)計(jì)了一種共享控制

4、器的ESRAM簇BIST結(jié)構(gòu)。這種BIST結(jié)構(gòu)能夠?qū)ι鲜霾煌愋偷腅SRAM簇進(jìn)行有效的測(cè)試和診斷。實(shí)驗(yàn)數(shù)據(jù)表明該BIST結(jié)構(gòu)與專用BIST結(jié)構(gòu)相比硬件開(kāi)銷明顯降低。根據(jù)這種ESRAM簇BIST結(jié)構(gòu)，設(shè)計(jì)了一個(gè)ESRAM簇BIST自動(dòng)生成系統(tǒng)。該自動(dòng)生成系統(tǒng)可以根據(jù)用戶定義的ESRAM簇和March測(cè)試算法，自動(dòng)編譯生成其所需的BIST項(xiàng)目。驗(yàn)證結(jié)果表明：這種ESRAM簇BIST自動(dòng)生成系統(tǒng)基本達(dá)到實(shí)用化的程度，對(duì)國(guó)內(nèi)存儲(chǔ)器DFT（De