SoC測試資源優(yōu)化方法研究.pdf

1、深亞微米工藝下IC規(guī)模和復(fù)雜度的日益增加，向SoC測試提出了嚴(yán)峻的挑戰(zhàn)?，F(xiàn)有的外部測試設(shè)備ATE在存儲容量、測試通道數(shù)等測試資源方面滿足不了測試需求，因而有必要研究SoC測試資源優(yōu)化方法。本文分別從節(jié)省測試通道、ATE存儲空間、減少測試時(shí)間的角度研究了SoC測試數(shù)據(jù)壓縮、SoC測試調(diào)度以及低功耗SoC測試。本文的主要貢獻(xiàn)為： 首先，提出了一種適用于SoC測試數(shù)據(jù)壓縮的新方法。先將不同待測核對應(yīng)測試集中的測試向量最大限度地重疊起來

2、，形成一個(gè)重疊向量，然后對這個(gè)重疊向量進(jìn)行變游程編碼，進(jìn)一步對測試向量進(jìn)行壓縮。由于測試應(yīng)用時(shí)間與重疊向量的長度成正比，而重疊向量的長度要遠(yuǎn)小于原始測試向量長度的總和，從而減少了測試時(shí)間。實(shí)驗(yàn)結(jié)果顯示，算法的最高測試壓縮率為67.4％，最低值為39.5％，平均測試壓縮率達(dá)到56％。最好情況下，測試數(shù)據(jù)被壓縮了12.3倍。除了個(gè)別情況下算法的測試時(shí)間接近最優(yōu)結(jié)果外，二級測試壓縮方法的測試時(shí)間均少于已有算法。 其次，提出了基于測試響

3、應(yīng)復(fù)用的SoC測試數(shù)據(jù)壓縮方法STC-TR和測試調(diào)度方法STS—HC。先對各個(gè)測試集進(jìn)行預(yù)處理，通過預(yù)處理，用前一個(gè)核的測試響應(yīng)壓縮本待測核的測試激勵，然后從本待測核的測試集中刪掉與它前面核的測試響應(yīng)相容的測試向量。在實(shí)際測試時(shí)，對于待測核的測試序列，除了最后一個(gè)核外，直接將與后一個(gè)核的測試激勵相容的本待測核的測試響應(yīng)作為后一個(gè)核的測試輸入，對其余的測試重復(fù)上述操作。若前一個(gè)待測核的測試響應(yīng)與所要施加的測試向量都不相容，則直接從ATE中

4、取測試數(shù)據(jù)。硬件實(shí)現(xiàn)上只需幾個(gè)二選一的多路選擇器MUX，即可控制測試數(shù)據(jù)取自何處。給出了調(diào)整待測核測試順序及與各個(gè)待測核對應(yīng)的測試向量施加順序的啟發(fā)式算法，使測試效果接近最優(yōu)。提出的方法不需要解碼器?？紤]功耗的核測試流水降低了測試應(yīng)用時(shí)間。已有SoC測試調(diào)度方法的硬件開銷較大，與之相比較，采用層次聚類分析的方法STS—HC解決基于測試響應(yīng)復(fù)用的SoC測試調(diào)度，算法實(shí)現(xiàn)起來比較簡單。實(shí)驗(yàn)結(jié)果表明，與經(jīng)典的算法比較，本文的算法STS—HC的

5、測試應(yīng)用時(shí)間最少；本算法的測試壓縮率平均值高達(dá)50％左右，與以往的算法是可比較的。值得一提的是，本文的方法分別將SoC基準(zhǔn)電路p93791和p34932的故障覆蓋率提高了1.32％和5.08％?？梢?，算法STC-TR不但沒有降低各測試集的故障覆蓋率，反而提高了一些測試集的故障覆蓋率。 再次，提出了基于進(jìn)程代數(shù)的SoC測試調(diào)度方法。為了降低測試應(yīng)用時(shí)間，可采用測試流水，然而測試過程中產(chǎn)生的功耗可能會毀壞待測系統(tǒng)，鑒于這一點(diǎn)，流水測

6、試時(shí)應(yīng)將測試功耗控制在允許范圍之內(nèi)。進(jìn)程代數(shù)是處理并發(fā)進(jìn)程的有力工具，以進(jìn)程代數(shù)為理論基礎(chǔ)，給出了并行測試進(jìn)程的時(shí)間標(biāo)記變遷系統(tǒng)模型(TLTS)，并形成了將前者轉(zhuǎn)化為進(jìn)程代數(shù)ACSR(AlgebraofCommunicatingSharedResources)描述的幾個(gè)定理，建立了SoC測試調(diào)度模型STS—ACSR。將核的并行測試映射為并發(fā)執(zhí)行的進(jìn)程，把測試資源建模為ACSR資源，優(yōu)先級可以解決測試沖突，從而使得功耗約束下的測試獲得最大