一種二階∑-Δ調(diào)制器的設(shè)計與研究.pdf

1、傳統(tǒng)的Nyquist模數(shù)轉(zhuǎn)換器對模擬電路的精度要求較高。相反，過采樣ADC通過過采樣技術(shù)，將基帶中的量化噪聲功率降低（特別是當(dāng)采樣頻率比基帶頻率大很多時），提高了基帶內(nèi)的信噪比，達到增加轉(zhuǎn)換器的有效量化位數(shù)的目的。它可以通過簡單的，對精度要求不高的模擬電路實現(xiàn)。此外，高的采樣頻率可以除去ADC所需要的截止頻率特性較陡峭的抗混疊濾波器。Sigma-Delta ADC除了應(yīng)用過采樣技術(shù)之外還應(yīng)用了噪聲整形技術(shù)來進一步提高基帶內(nèi)。在Sigma

2、-Delta ADC中，Sigma-Delta調(diào)制器的模擬信號轉(zhuǎn)換可以通過簡單的，對精度要求不高的模擬電路實現(xiàn)，如開關(guān)電容積分器，一位比較器，并且對模擬信號處理電路的精度要求比同等分辨率的傳統(tǒng)模數(shù)轉(zhuǎn)換器的要低。數(shù)字信號轉(zhuǎn)換可以通過數(shù)字濾波器完成。隨著現(xiàn)代CMOS技術(shù)和VLSI的發(fā)展，Sigma-Delta ADC已經(jīng)成為現(xiàn)代高精度ADC的主流方向。
　　 本論文通過對過抽樣Sigma-Delta調(diào)制器的工作原理的學(xué)習(xí)和理解的基礎(chǔ)

3、上，論述了從系統(tǒng)到電路的設(shè)計過程，包括在系統(tǒng)設(shè)計過程中考慮了各種非理想因素的影響，完成對系統(tǒng)參數(shù)的選擇。在電路設(shè)計過程中，使用所選擇的系統(tǒng)參數(shù)及Chartered 0.35μm CMOS工藝模型，通過計算，仿真與分析對Sigma-Delta調(diào)制器中的全差分運算放大器，比較器，雙相時鐘產(chǎn)生電路及帶隙基準(zhǔn)源電路進行了設(shè)計，并最終完成了一個16位分辨率的二階Sigma-Delta調(diào)制器的設(shè)計。該Sigma-Delta調(diào)制器采樣時鐘為256KH