高速兩階sigma-delta調(diào)制器的研究與設計.pdf

1、過采樣∑-△A/D調(diào)制技術廣泛應用于數(shù)?；旌想娐分?，相對于其它A/D轉(zhuǎn)換器，∑-△A/D具有抗干擾能力強，量化噪聲小，分辨率高和線性度好的優(yōu)點，是目前A/D轉(zhuǎn)換器研究中的一個熱點。 本文對兩階∑-△調(diào)制器的原理進行了深入的分析，并在此基礎上設計了一個14bits精度，采樣頻率8MHz，過采樣率為256的高速兩階調(diào)制器。本文第一章介紹了本課題的背景及主要工作。第二章介紹∑-△調(diào)制器的基本原理。第三章從噪聲分配出發(fā)，推導出合理的噪聲

2、分配下，各單元模塊的具體參數(shù)要求。具體包括采樣電容和積分電容的最小值，開環(huán)運放直流增益及運放閉環(huán)帶寬的設計要求，比較器的設計要求，開關管的設計要求等等。第四章主要講述了具體電路實現(xiàn)、優(yōu)化及仿真，并給出了仿真結果和結論。具體包括了運放、比較器、bandgap、開關管、兩相時鐘電路的電路實現(xiàn)，并給出了相應的仿真結果。第五章對該調(diào)制器適用的應用環(huán)境進行了探討，并進行總結。調(diào)制器的整體電路采用上華0.6全CMOS工藝，其與DSP處理芯片相結合，