一種16位Sigma-Delta音頻ADC的設計——調制器模塊設計.pdf

1、最近幾十年里數字信號處理技術在理論和實踐上都取得了突飛猛進的發(fā)展。由于具有可靠性高、靈活、成本低等優(yōu)點，數字信號處理技術逐漸在各個領域代替了傳統(tǒng)的模擬信號處理方式。但是，模擬信號處理及相應的模擬集成電路設計不僅沒有淡出歷史舞臺，相反在某些地方更加凸顯出其不可替代的作用。可以說，當今高速數字電路設計的本質還是模擬電路設計。 模數轉換是數字信號處理的核心所在。在各式各樣的模數轉換器(ADC)構架中，流水線與過采樣Sigma—Delt

2、aADC應用最廣泛。雖然流水線ADC能實現(xiàn)很高的轉換速率，但對構成部件的失配很敏感，導致電路復雜程度高。當精度超過14位，其功耗會非常大，因此精度不高。另一方面，結合過采樣與噪聲整形的Sigma—DeltaADC可達到很高的精度，但處理的信號頻率不高。盡管如此，Sigma—DeltaADC只要由前端的Sigma—Delta調制器將輸入模擬信號調制成高速比特流，后續(xù)的很大一部分工作可都留給數字濾波器，因而易與大規(guī)模數字集成電路結合，從而顯

3、著節(jié)省成本。屬于模擬部分的Sigma—Delta調制器是一種負反饋結構，它對模擬電路的一些非理想特性具有很好的免疫力。此外，相比于奈奎斯特采樣，過采樣使前置抗混疊濾波器的設計變得容易。Sigma—DeltaADC的這些優(yōu)點使其在很多場合獲得了廣泛應用。 本文對一款適用于音頻信號范圍的高精度ADC的調制器部分進行了結構和電路研究，基帶頻率20kHz、精度為16位。首先介紹了Sigma—Delta調制器的原理，在此基礎上分析了各種結

4、構及參數對調制器精度的影響，并采用二階單環(huán)結構設計了Sigma—Delta調制器。為對其進行完整的行為級仿真，構造了在Simulink環(huán)境下Sigma—Delta調制器的噪聲模型，考慮了影響調制器性能的一些主要非理想因素。仿真結果驗證了噪聲模型的正確性，設計的二階單環(huán)結構Sigma—Delta調制器在采樣時鐘為12MHz、過采樣率為256，并考慮非理想因素影響時，信噪失真比為95.6dB，精度為15.58bits，能滿足16位精度要求。

5、在行為級設計的基礎上，對調制器的各個模塊進行了電路設計，包括增益增強型共源共柵運算放大器、開關電容積分器、量化器、兩相非交疊時鐘等，并利用Hspice和Spectre對電路進行了仿真測試。 本設計采用0.35μm混合CMOS工藝，其中NMOS和PMOS晶體管的閾值電壓分別為0.67V和—0.78V，電源電壓為5V，奈奎斯特轉換率為40kHz，過采樣率為256。該調制器可實現(xiàn)85dB信噪比、14位轉換精度，功耗為17.12mW，適