電能計(jì)量芯片專用ADC的設(shè)計(jì).pdf

1、隨著電子式電能表的日益普及，高性能電能計(jì)量芯片在電力自動(dòng)化系統(tǒng)中的有著廣泛的應(yīng)用。目前的電能計(jì)量芯片主要使用∑△ADC對(duì)互感器采集的電壓、電流信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換，∑△ADC采用過采樣、噪聲整形和數(shù)字濾波技術(shù)，具有高精度、低成本、元件匹配要求低、便與數(shù)字系統(tǒng)接口等優(yōu)點(diǎn)，相比其他類型的ADC更適合電能計(jì)量芯片的集成，提高了計(jì)量的準(zhǔn)確度和可靠性。 本文基于CMOS工藝，利用集成電路EDA設(shè)計(jì)及仿真工具，完成了一款電能計(jì)量芯片專用∑△AD

2、C的前端設(shè)計(jì)，包括二階∑△調(diào)制器和數(shù)字抽取濾波器兩部分的實(shí)現(xiàn)。 論文首先分析了電能計(jì)量芯片的工作原理和∑△ADC的基本理論，為滿足電能計(jì)量應(yīng)用的要求，在∑△調(diào)制器的系統(tǒng)設(shè)計(jì)中，采用了一種基于環(huán)路濾波方式的二階分布式前饋結(jié)構(gòu)，通過過采樣率的確定、引入積分增益因子后的系統(tǒng)分析和Matlab建模，驗(yàn)證了該結(jié)構(gòu)的穩(wěn)定性和可行性。隨后對(duì)結(jié)構(gòu)中的各功能電路逐一劃分，根據(jù)各電路的性能要求，對(duì)其中的開關(guān)電容積分器、折疊式共源共柵運(yùn)算放大器、比較

3、器、可編程增益放大器、1位DAC、非交疊時(shí)鐘產(chǎn)生電路等進(jìn)行了具體的電路實(shí)現(xiàn)、分析和仿真，完成了整個(gè)調(diào)制器的設(shè)計(jì)。在數(shù)字部分中，提出使用高階梳狀濾波器對(duì)調(diào)制信號(hào)直接抽取濾波的方案，并優(yōu)化了濾波器的硬件結(jié)構(gòu)，采用Verilog語言對(duì)其進(jìn)行編碼描述，完成了編碼的功能仿真、綜合及FPGA驗(yàn)證。 對(duì)該ADC的仿真結(jié)果表明，其各模塊滿足設(shè)計(jì)要求，在電能計(jì)量所涉及的信號(hào)頻率范圍內(nèi)，ADC輸出信噪比達(dá)到了16位分辨率的模數(shù)轉(zhuǎn)換要求，能應(yīng)用在0.