面向ZigBee射頻接收芯片的內(nèi)嵌ADC設(shè)計.pdf

1、隨著以ZigBee為代表的無線傳感網(wǎng)絡(luò)產(chǎn)品的爆炸性增長，對于低功耗集成電路的需求十分迫切。模數(shù)轉(zhuǎn)換器（Analog-to-Digital Converter，ADC）作為模擬和數(shù)字信號的接口，在無線傳感網(wǎng)絡(luò)產(chǎn)品應(yīng)用中扮演著重要角色。為了滿足這些需求，低功耗模數(shù)轉(zhuǎn)換器的設(shè)計已經(jīng)成為當(dāng)前數(shù)?；旌闲盘栐O(shè)計領(lǐng)域的研究熱點(diǎn)之一。 論文針對ZigBee射頻接收系統(tǒng)的應(yīng)用背景，設(shè)計了一款分辨率為7比特、采樣頻率為16MHz的流水線結(jié)構(gòu)ADC。

2、在詳細(xì)分析了流水線結(jié)構(gòu)ADC誤差來源的基礎(chǔ)上，設(shè)計了2．5位/級的增益數(shù)模單元電路。在低功耗方面，采用了“無采樣保持+運(yùn)放共享”的低功耗設(shè)計技術(shù)。通過對經(jīng)典兩相時鐘電路的改進(jìn)解決了運(yùn)放共享時無失調(diào)清零的問題；反饋極性翻轉(zhuǎn)方法的采用，減小了由于運(yùn)放共享產(chǎn)生的記憶效應(yīng)影響。作為流水線結(jié)構(gòu)ADC中的核心模塊，運(yùn)算放大器性能的好壞直接影響著ADC的整體性能，論文給出了運(yùn)算放大器的詳細(xì)設(shè)計過程，包括運(yùn)放指標(biāo)的確定、電路結(jié)構(gòu)的選擇、運(yùn)放電流的選取和

3、以及運(yùn)算放大器仿真方法等。數(shù)字校正技術(shù)的使用降低了對比較器失調(diào)的要求，因而設(shè)計了功耗較低的動態(tài)比較器。 論文基于SMIC0．18μm1P6M混合信號工藝，完成了低功耗ADC的電路和版圖設(shè)計。電源電壓為1．8V，芯片面積為0．28μ㎡。后仿真結(jié)果表明，在16MHz采樣頻率下，當(dāng)輸入頻率為3．015625MHz的正弦信號時，得到的SNDR為42．8dB，SFDR為57．6dB，功耗為2．4mW，功耗優(yōu)質(zhì)因子達(dá)到1．3pJ/step，