版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、無線時鐘控制電路(RCC)是北京美新華微電子技術(shù)有限公司基于JAZZ 0.3μmBiCMOS PDM(Poly Double Metal,單層多晶雙層金屬)工藝設(shè)計(jì)的一塊集成電路芯片。無線時鐘控制電路通過接收國家授時中心發(fā)射的標(biāo)準(zhǔn)時間無線電信號,經(jīng)放大、解調(diào)等變換獲得標(biāo)準(zhǔn)時間信號,與傳統(tǒng)的晶振計(jì)時器相比具有精度高,壽命長,體積小,功耗低,成本少,適用范圍廣等特點(diǎn)。 RCC是雙極型模擬集成電路。電路結(jié)構(gòu)分為內(nèi)核和外圍I/O_PAD
2、兩部分。內(nèi)核部分為主要設(shè)計(jì)內(nèi)容分為六個功能模塊:帶隙基準(zhǔn)(BIAS),AGC放大器(RF_AMP),濾波器(DEMOD),峰值檢測電路(PK_DETECF),自動增益電路(AGC)和比較器(COMP)。AGC放大器采用三級放大結(jié)構(gòu),濾波器采用兩級濾波。比較器采取兩種輸出模式。 在設(shè)計(jì)和詳細(xì)分析電路原理的基礎(chǔ)上,通過電路圖的網(wǎng)表對電路進(jìn)行仿真,在仿真中基于基帶信號的低頻特點(diǎn),采用幅值較大的和幅值較小的兩種輸入信號分別仿真的方法,使
3、仿真環(huán)境更接近于實(shí)際情況。AGC電路反饋部分的仿真采用開環(huán)結(jié)構(gòu)和閉環(huán)電路結(jié)構(gòu)相結(jié)合的調(diào)試方式進(jìn)行。電路的設(shè)計(jì)目標(biāo)為:輸入信號的幅值范圍為0.2μV~25mV,AGCRF_AMP增益范圍為-40dB~53dB,1.2V~5.5V電源電壓工作,最大功耗為0.22mW,最小輸出負(fù)脈沖寬度100ms,輸出電壓范圍0.3V~(V<,DD>-0.3)V。仿真結(jié)果表明設(shè)計(jì)的電路性能指標(biāo)都滿足(大多優(yōu)于)預(yù)定設(shè)計(jì)目標(biāo)。 本課題任務(wù)全部在PC機(jī)和
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 畢業(yè)設(shè)計(jì)--基于單片機(jī)控制的時鐘控制電路
- 時鐘占空比校準(zhǔn)電路設(shè)計(jì).pdf
- 綜合業(yè)務(wù)接口板時鐘控制電路的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 課程設(shè)計(jì)---時鐘分頻電路
- 時鐘電路.dwg
- 時鐘電路程序設(shè)計(jì)
- 數(shù)字電路設(shè)計(jì)中的時鐘設(shè)計(jì)
- 時鐘電路.dwg
- 高速CIS時鐘發(fā)生電路及驅(qū)動電路設(shè)計(jì).pdf
- 數(shù)字時鐘電路課程設(shè)計(jì)書
- UWB系統(tǒng)中時鐘電路的研究與設(shè)計(jì).pdf
- RFID鎖相時鐘恢復(fù)電路的設(shè)計(jì).pdf
- 全數(shù)控時鐘產(chǎn)生電路的研究與設(shè)計(jì).pdf
- 高速ADC時鐘占空比校準(zhǔn)電路的研究與設(shè)計(jì).pdf
- 低抖動時鐘占空比校準(zhǔn)電路的研究與設(shè)計(jì).pdf
- 低抖動時鐘穩(wěn)定電路研究與設(shè)計(jì).pdf
- 基于溫度的DRAM刷新時鐘產(chǎn)生電路設(shè)計(jì).pdf
- 可單片集成的時鐘電路及其應(yīng)用設(shè)計(jì)研究.pdf
- 畢業(yè)論文 基于無線的網(wǎng)絡(luò)時鐘設(shè)計(jì)
- 基于片上時鐘的全速測試電路的設(shè)計(jì).pdf
評論
0/150
提交評論