積分器陣列設(shè)計(jì).pdf

1、近年來CMOS圖像傳感器在醫(yī)療和工業(yè)等領(lǐng)域中得到了越來越廣泛的應(yīng)用。作為CMOS圖像傳感器的前端處理電路,多通道積分器陣列的性能參數(shù)直接決定了傳感器的成像質(zhì)量并成為該領(lǐng)域的研究熱點(diǎn)。本課題的主要研究?jī)?nèi)容是低噪聲積分器陣列的設(shè)計(jì)與實(shí)現(xiàn)。 本文從CMOS圖像傳感器的發(fā)展歷史和國(guó)內(nèi)外研究現(xiàn)狀入手,提出了本課題的研究目的和意義。在介紹半導(dǎo)體光電知識(shí)的基礎(chǔ)上,簡(jiǎn)要分析了光電二極管的特性并建立了用于模擬仿真的等效電路模型。用簡(jiǎn)化模型對(duì)積分器

2、建模,推導(dǎo)出各工作狀態(tài)下噪聲的傳遞函數(shù)和噪聲功率。用MATLAB對(duì)電路模型進(jìn)行系統(tǒng)仿真,分析開關(guān)和運(yùn)放噪聲源對(duì)積分器中關(guān)鍵結(jié)點(diǎn)的噪聲影響。在噪聲理論分析的基礎(chǔ)上,詳細(xì)研究了在不同時(shí)序控制下,積分器噪聲的傳遞過程,并提出了通過控制噪聲傳遞來降低積分器輸出噪聲的方法。本課題完成了積分器陣列芯片各個(gè)電路模塊的設(shè)計(jì)并用Spectre和Mmsim完成了積分器的模擬仿真,噪聲仿真結(jié)果與理論預(yù)期基本一致。 本文詳細(xì)介紹了模擬集成電路版圖設(shè)計(jì)中

3、的各個(gè)注意事項(xiàng)和匹配技術(shù)。按照CSMC 0.6um DPDM工藝規(guī)范設(shè)計(jì)了64通道積分器陣列的版圖,并順利完成了兩次流片。第一次流片測(cè)試結(jié)果表明積分器陣列的最短積分時(shí)間為100us,噪聲小于1.2mY。在此基礎(chǔ)上,通過優(yōu)化采樣/保持電路中開關(guān)的尺寸抑制了漏電荷。二次流片噪聲測(cè)試結(jié)果為690uV,比一次降低近一倍,可以達(dá)到12位的分辨率。因此,證明了本文的噪聲理論分析和降噪聲方法的正確性。本課題設(shè)計(jì)的積分器陣列芯片已經(jīng)成功地應(yīng)用于X射線探