2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩64頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、隨著SOC技術(shù)、IP核技術(shù)的發(fā)展,鎖相環(huán)作為一個基本的ASIC宏單元,它在無線通訊和微處理器電路中作為時鐘電路的應(yīng)用將更加廣泛。特別是現(xiàn)代通訊業(yè)的迅速發(fā)展,蜂窩電話(Cell Phone)和藍(lán)牙技術(shù)(Blue Tooth)的涌現(xiàn),對片內(nèi)同步和片間同步都提出了新的要求。對鎖相環(huán)工作頻率、功耗、相位噪聲特性、鎖定速度、芯片面積、工藝成本和設(shè)計成本等方面的研究也逐漸成為人們關(guān)注的焦點。
   本文主要設(shè)計了基于時鐘恢復(fù)系統(tǒng)的鎖相環(huán)路。

2、設(shè)計目的是采用鎖相環(huán)(PLL)和延遲鎖相環(huán)(DLL)實現(xiàn)USB2.0收發(fā)器宏單元(UTM)的時鐘恢復(fù)模塊。其中PLL環(huán)路構(gòu)成的時鐘發(fā)生器將外部晶振的12MHz正弦信號生成本地需要的480MHz時鐘信號,DLL依據(jù)本地時鐘信號對外部數(shù)據(jù)信號進(jìn)行時鐘恢復(fù)。文中首先介紹了課題研究背景,論述了鎖相技術(shù)的歷史、發(fā)展及現(xiàn)狀等。并對鎖相環(huán)的基本原理進(jìn)行了簡單的介紹與分析。在此基礎(chǔ)上,分別對PLL模塊與DLL模塊的各單元電路進(jìn)行具體的設(shè)計。最終完成了對

3、基于時鐘系統(tǒng)的鎖相環(huán)路(包括PLL和DLL)的設(shè)計。
   設(shè)計采用2.5V,0.25μm First Silicon CMOS工藝來實現(xiàn),在HSPISE平臺下進(jìn)行了仿真驗證。仿真結(jié)果表明:PLL環(huán)路的鎖定時間僅為2.4us,480MHz工作頻率下功耗僅為12mW,并且輸出的頻譜呈現(xiàn)出較高的純度,具有高速、低功耗、低噪聲的特點;DLL環(huán)路的鎖定時間僅為2.4 ns,具有高速的電路特點,并且具有帶寬可調(diào)節(jié)的優(yōu)點。其中PLL進(jìn)行了版

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論