千兆高速串行接口集成電路系統(tǒng)設計及其關鍵技術的研究.pdf

1、新興的應用如多媒體應用和海量數(shù)據(jù)存儲應用等的發(fā)展促進了帶寬需求的持續(xù)增長，現(xiàn)在CPU的頻率可高達3GHz，而CPU前端總線的頻率也將近1GHz，因而使得I/O接口成為了高性能系統(tǒng)如圖形系統(tǒng)和存儲系統(tǒng)的一個瓶頸。I/O接口的帶寬可以通過提高頻率或數(shù)據(jù)寬度來達到，并行接口由于其自身的限制如碼間干擾、信號偏移、串音干擾和直流偏置等而難以實施。而高速的串行接口則采用了嵌入式時鐘、點對點連接、低壓差分信號模式和數(shù)據(jù)編碼等技術，可獲得上千兆的傳輸頻

2、率和更遠的傳輸距離。從而成為了國際上新的互連接口發(fā)展方向，根據(jù)不同的系統(tǒng)連接，計算機界也提出了不同的高速串行接口標準與之相適應。如SATA，PCI-Express。 高速的接口集成電路在串行連接系統(tǒng)中起著重要作用。在高速串行接口集成電路的設計中，由于其高達千兆的傳輸頻率，芯片中的一些設計如時鐘生成和數(shù)據(jù)恢復電路大多采用模擬電路方式實現(xiàn)。然而同數(shù)字電路相比，模擬電路在噪聲影響、面積、功耗、工藝敏感度和可測性方面都存在較大的劣勢。此

3、外在一個數(shù)字集成電路系統(tǒng)中設計模擬單元電路還存在數(shù)?；旌瞎に噯栴}、模擬集成電路設計知識和混合仿真的問題等等。 數(shù)字電路較之模擬電路的諸多優(yōu)勢，使得用數(shù)字電路方式來盡可能地實現(xiàn)模擬電路的功能成為一種新的技術方向如數(shù)字廣播和ADSL，而數(shù)字電路的低精度和結構設計的難題等則限制了電路實現(xiàn)，針對千兆串行接口芯片設計中的通常用模擬電路來實現(xiàn)的高速發(fā)送時鐘生成電路單元、高速串行時鐘數(shù)據(jù)恢復電路單元和系統(tǒng)時鐘生成單元，利用高精度的數(shù)字電路模塊

4、、“相位數(shù)字采樣方法”和數(shù)字信號處理方法，論文提出了用全數(shù)字電路設計來實現(xiàn)千兆串行接口的時鐘生成和時鐘數(shù)據(jù)恢復。 電路都是全數(shù)字的電路實現(xiàn)，集成在0.18COMS工藝下設計制造的高速串行接口芯片的設計之中。同模擬的電路實現(xiàn)相比較，數(shù)字電路的實現(xiàn)方式在數(shù)字系統(tǒng)的設計中在工藝簡單性、易移植性、小面積低功耗等方面的表現(xiàn)是比較突出的。 此外論文還從高速串行接口標準的分層模型出發(fā)，討論了高速串行接口集成電路的系統(tǒng)設計問題，論文從靈