片上系統(tǒng)SOC測(cè)試結(jié)構(gòu)的研究.pdf

1、隨著集成電路制造工藝技術(shù)水平和設(shè)計(jì)能力的不斷提高，片上系統(tǒng)芯片SOC(System0nChip)作為一種高度集成的系統(tǒng)芯片以其強(qiáng)大的功能及優(yōu)越的性能優(yōu)勢(shì)已經(jīng)越來(lái)越為人們所接受。然而當(dāng)半導(dǎo)體制造技術(shù)進(jìn)入超深亞微米及超高集成度的發(fā)展階段以后，各種材料、量子物理、工藝極限、電磁串?dāng)_、可靠性問(wèn)題越來(lái)越成為困擾芯片制造技術(shù)的難題。同時(shí)由于采用SOC芯片采用了大量的IP核，這就對(duì)芯片設(shè)計(jì)和測(cè)試帶來(lái)了一系列問(wèn)題。如何在縮短設(shè)計(jì)周期、降低芯片成本而又不

2、損失芯片性能的前提下完成SOC系統(tǒng)芯片的測(cè)試是芯片設(shè)計(jì)工程師和測(cè)試工程師當(dāng)前所要面對(duì)的挑戰(zhàn)。本文將從實(shí)現(xiàn)IP核測(cè)試復(fù)用的角度來(lái)研究可復(fù)用IP核以及系統(tǒng)芯片SOC的測(cè)試結(jié)構(gòu)。 SOC系統(tǒng)芯片測(cè)試綜合了目前世界上最先進(jìn)也是最有效的測(cè)試技術(shù)、可測(cè)性設(shè)計(jì)方法，其中內(nèi)建自測(cè)試BIST(Built—in—Self—Test)技術(shù)也正被廣泛的應(yīng)用。而作為內(nèi)建自測(cè)試技術(shù)的核心部分線性反饋移位寄存器LFSR(LinearFeedbackShift

3、erRegisters)的設(shè)計(jì)也是業(yè)界比較熱門的一個(gè)課題。本文將介紹一種可配置的2一D線性反饋移位寄存器的原理及設(shè)計(jì)并通過(guò)其在并行和串行內(nèi)建自測(cè)試BIST中的應(yīng)用探討其比較以往傳統(tǒng)的設(shè)計(jì)的特點(diǎn)。 測(cè)試復(fù)用技術(shù)的關(guān)鍵是系統(tǒng)芯片SOC的測(cè)試結(jié)構(gòu)的設(shè)計(jì)，而測(cè)試結(jié)構(gòu)又包括了測(cè)試訪問(wèn)機(jī)制TAM(TestAccessMechanism)和片上核測(cè)試控制的芯片級(jí)測(cè)試控制器的設(shè)計(jì)。本文在對(duì)幾種常用的測(cè)試訪問(wèn)機(jī)制在設(shè)計(jì)策略方面的介紹的同時(shí)會(huì)側(cè)重討