基于斷言的動(dòng)態(tài)功能驗(yàn)證方法研究.pdf

1、隨著IC設(shè)計(jì)規(guī)模和復(fù)雜度的增加，設(shè)計(jì)的功能驗(yàn)證要花費(fèi)整個(gè)設(shè)計(jì)流程時(shí)間的70％左右。目前基于仿真的功能驗(yàn)證平臺(tái)在實(shí)際應(yīng)用中存在以下一些缺點(diǎn)：首先，驗(yàn)證平臺(tái)由驗(yàn)證工程師利用HVL語(yǔ)言建立，這要求只有在設(shè)計(jì)實(shí)現(xiàn)結(jié)束后才能開(kāi)始創(chuàng)建驗(yàn)證平臺(tái)，滯后了設(shè)計(jì)驗(yàn)證的進(jìn)度；其次，驗(yàn)證平臺(tái)中雖然包含有時(shí)序檢查機(jī)制，但是一般只是對(duì)端口協(xié)議進(jìn)行檢查，對(duì)設(shè)計(jì)內(nèi)部的細(xì)節(jié)監(jiān)控較少，當(dāng)發(fā)現(xiàn)設(shè)計(jì)缺陷時(shí)必須通過(guò)分析波形以及日志文件定位設(shè)計(jì)缺陷，可觀察性較低；最后，驗(yàn)證平臺(tái)只

2、能對(duì)高層功能特性進(jìn)行覆蓋建模，對(duì)設(shè)計(jì)內(nèi)部邊角問(wèn)題以及細(xì)節(jié)特性建模比較困難，這造成驗(yàn)證平臺(tái)的功能覆蓋建模不完整，降低了驗(yàn)證過(guò)程的可控制性。 針對(duì)目前驗(yàn)證流程的不足，將斷言技術(shù)引入驗(yàn)證過(guò)程從協(xié)議和關(guān)鍵時(shí)序特性的檢查機(jī)制以及覆蓋建模和報(bào)告機(jī)制兩個(gè)方面來(lái)增強(qiáng)基于仿真的驗(yàn)證技術(shù)，提高設(shè)計(jì)實(shí)現(xiàn)的可觀察性和驗(yàn)證過(guò)程的可控制性。具體而言，將斷言技術(shù)引入Specman Elite驗(yàn)證平臺(tái)中，給出加入斷言技術(shù)后的功能驗(yàn)證流程。探討了基于pragma

3、、PSL、OVL以及System Verilog等斷言實(shí)現(xiàn)方法的優(yōu)缺點(diǎn)，最終選擇SVA庫(kù)以及System Verilog語(yǔ)言實(shí)現(xiàn)驗(yàn)證過(guò)程中的斷言結(jié)構(gòu)。本文以Garfield SoC中的EMI(外部存儲(chǔ)器接口)模塊為例，詳細(xì)地分析了EMI模塊設(shè)計(jì)規(guī)范的定義以及各個(gè)組成部分的設(shè)計(jì)實(shí)現(xiàn)細(xì)節(jié)，根據(jù)這些設(shè)計(jì)實(shí)現(xiàn)制定出EMI模塊的功能驗(yàn)證方案，并且從特性檢查與覆蓋檢查兩個(gè)方面對(duì)其進(jìn)行斷言的添加。最后從測(cè)試激勵(lì)的產(chǎn)生、數(shù)據(jù)和時(shí)序檢查機(jī)制以及覆蓋檢查和