基于多閾值技術的低功耗CMOS電路設計.pdf

1、數字系統(tǒng)的功耗在迅速增加,低功耗設計正成為數字系統(tǒng)設計中的重要方面,特別是隨著工藝進入到深亞微米階段,CMOS電路的靜態(tài)功耗日益顯示出來,它將隨著特征尺寸的減小而呈指數形式上升,CMOS電路的靜態(tài)功耗已經不再是接近零了.因此,靜態(tài)功耗問題不得不引起重視.論文首先闡述了降低CMOS電路靜態(tài)功耗簡單有效的方法——多閾值CMOS電路的基本工作原理,分析了采用多閾值技術對CMOS電路的影響,對其進行總結,并提出將高閾值MOS管的休眠控制信號用冗

2、余檢測信號來代替,實現多閾值電路的冗余抑制.然后,利用多閾值CMOS電路設計的原理,提出了各種多閾值的邏輯單元電路:多閾值反相器、多閾值與非門和多閾值或非門.同時將這些多閾值邏輯單元在多閾值設計思想的指導下,進行組合邏輯的設計,設計了多閾值優(yōu)先編碼器,新設計的多閾值優(yōu)先編碼器不僅可以抑制電路的漏電流,還可以抑制電路的冗余現象,進一步降低了電路的動態(tài)功耗.最后,將多閾值CMOS電路設計思想應用到觸發(fā)器的設計中.觸發(fā)器是時序電路的核心,論文