基于并行單元的小波變換設(shè)計.pdf

1、隨著科技日新月異的發(fā)展,多媒體技術(shù)和互聯(lián)網(wǎng)等技術(shù)都在不斷向前進(jìn)步,從而導(dǎo)致信息量的不斷增大。在我們的周圍每天有各種大量的信息需要我們對其進(jìn)行處理分析。這種情況下,現(xiàn)代科技發(fā)展中有越來越多重要的位置被信號處理技術(shù)所占據(jù)。由此也可以看出信號處理技術(shù)的廣闊應(yīng)用前景。
　　本文是在仔細(xì)調(diào)研各種信號處理技術(shù)特點和研究價值之后,設(shè)定目前使用廣泛的5/3整數(shù)小波變換提升算法為主要研究對象,同時結(jié)合并行運算簇的計算特點,提出了一種高速、并行的小波

2、變換算法硬件設(shè)計方案。首先結(jié)合5/3整數(shù)小波變換提升算法的基本原理和并行運算簇的使用特點,對算法的基本原理進(jìn)行合理的改造,采用MATLAB語言對改進(jìn)算法進(jìn)行了軟件驗證;然后,對硬件設(shè)計進(jìn)行了Verilog實現(xiàn),在對這種改進(jìn)的離散小波變換算法 VLSI實現(xiàn)中,采用了行列并行計算的二維離散小波變換架構(gòu),并根據(jù)本設(shè)計特點提出了一種正反向小波變換均可復(fù)用的二維離散小波變換架構(gòu),在這一系列的優(yōu)化措施下,5/3整數(shù)小波變換提升算法實現(xiàn)上具有高度的并

3、行度,并且保證了較高的吞吐率。最后,整個硬件系統(tǒng)在Digilent Genesys板級上驗證通過。
　　采用ISE對系統(tǒng)硬件實現(xiàn)完成綜合工作,最高時鐘頻率可以達(dá)到近400MHz,也能實現(xiàn)平均每個時鐘周期輸出兩個變換結(jié)果的較高吞吐率水平。相比于其他的設(shè)計,本設(shè)計整體結(jié)構(gòu)控制較為簡單,所需存儲單元大小與其他設(shè)計基本相同。本系統(tǒng)整體需要消耗的硬件資源是其他設(shè)計的1~2倍左右,相對而言吞吐率則是其2倍左右?？梢钥闯霰驹O(shè)計在處理速度上具有一