應(yīng)用于光纖通信的超高速級(jí)聯(lián)碼的研究與實(shí)現(xiàn).pdf

1、前向糾錯(cuò)(Forward Error Correction，F(xiàn)EC)技術(shù)已成為提高傳輸能力的一項(xiàng)關(guān)鍵技術(shù)，并已廣泛應(yīng)用于光纖通信系統(tǒng)中，以降低誤碼率、提高抗干擾能力、增大中繼器間的距離及增大系統(tǒng)的容量，還可用來提高系統(tǒng)的余量和降低對(duì)接收機(jī)的靈敏度的要求，從而降低系統(tǒng)的成本。
　　 隨著光纖通信系統(tǒng)向超高速、超長(zhǎng)距離、超大容量的方向不斷地發(fā)展，迫切需要糾錯(cuò)能力更強(qiáng)的超強(qiáng)糾錯(cuò)碼(SFEC，Super FEC)，由RS碼(Reed-S

2、olomon codes)和BCH碼(Bose-Chaudhuri-Hochquenghemcodes)組成的級(jí)聯(lián)碼由于具有更高的編碼增益以及適中的復(fù)雜度而成為SFEC的研究熱點(diǎn)。目前，越來越多的OTN(Optical Transport Network)設(shè)備上都使用了SFEC技術(shù)，而多家研究機(jī)構(gòu)也把高速SFEC的設(shè)計(jì)與實(shí)現(xiàn)作為光纖通信中的重要研究課題。
　　 本文主要研究了光纖通信中具有超強(qiáng)糾錯(cuò)能力的級(jí)聯(lián)碼技術(shù)，并以組成SFE

3、C的RS碼和BCH碼的高速、低復(fù)雜度實(shí)現(xiàn)為主要研究?jī)?nèi)容，研究方法是采用并行結(jié)構(gòu)提高數(shù)據(jù)的吞吐量，用優(yōu)化的編譯碼器算法及實(shí)現(xiàn)結(jié)構(gòu)來降低硬件的復(fù)雜度。
　　 在研究SFEC應(yīng)用時(shí)，往往需要對(duì)整個(gè)通信鏈路進(jìn)行仿真，以確定合適的SFEC碼型。因此，鏈路的有效建模十分重要。本文研究了基于行為模型的鏈路建模方法。該鏈路模型包括光纖、光電探測(cè)器、跨阻放大器、限幅放大器及時(shí)鐘和數(shù)據(jù)恢復(fù)電路，利用每一模塊的電路結(jié)構(gòu)和行為特性來對(duì)其進(jìn)行建模。同時(shí)還

4、研究了各種噪聲和抖動(dòng)如散粒噪聲、熱噪聲、確定性抖動(dòng)和隨機(jī)抖動(dòng)的建模問題。由于使用了行為模型，仿真速度比普通電路模型更快，同時(shí)比解析模型更準(zhǔn)確。
　　 傳統(tǒng)BCH和RS編碼器電路可由串行線性移位寄存器實(shí)現(xiàn)，但是這類串行編碼器無法應(yīng)用在高速光纖通信中，必須使用能夠同時(shí)處理多個(gè)比特的并行編碼器。然而，現(xiàn)有的并行BCH編碼器的結(jié)構(gòu)不是通用的結(jié)構(gòu)，在許多實(shí)際應(yīng)用條件下不能使用。本文研究了碼長(zhǎng)不能整除并行度和并行度大于生成多項(xiàng)式階數(shù)情況下的

5、并行編碼器的結(jié)構(gòu)設(shè)計(jì)，給出了這兩種情況下的并行編碼器電路結(jié)構(gòu)。本文還提出了一種高速并行RS編碼器結(jié)構(gòu)。針對(duì)并行RS編碼器反饋同路上有多個(gè)有限域乘法器，關(guān)鍵路徑過長(zhǎng)，影響系統(tǒng)速率的問題，本文利用相似變換，將反饋邏輯變換到Frobenius標(biāo)準(zhǔn)形以減少關(guān)鍵路徑的長(zhǎng)度；對(duì)于并行RS編碼器復(fù)雜度過高的問題，利用改進(jìn)的IMA算法(Iterafive Matching Algorithm)對(duì)輸入輸出單元進(jìn)行復(fù)用，以降低實(shí)現(xiàn)復(fù)雜度。
　　 為

6、了提高吞吐量，越來越多的RS譯碼器也采用并行結(jié)構(gòu)，在并行RS譯碼器的三個(gè)主要模塊即伴隨式計(jì)算、關(guān)鍵方程求解和錢氏搜索中，針對(duì)并行錢氏搜索模塊的研究較多，而本文的研究重點(diǎn)則是并行伴隨式計(jì)算和關(guān)鍵方程求解模塊的低復(fù)雜度實(shí)現(xiàn)。
　　 對(duì)于并行伴隨式計(jì)算模塊，提出了基于移位多項(xiàng)式基的優(yōu)化結(jié)構(gòu)。本文分別推導(dǎo)了并行度能整除和不能整除碼長(zhǎng)時(shí)的表達(dá)式，并設(shè)計(jì)了相應(yīng)的電路。針對(duì)并行實(shí)現(xiàn)會(huì)增加電路復(fù)雜度的問題，通過適當(dāng)?shù)淖儞Q，采用移位多項(xiàng)式基的方法

7、，提出了改進(jìn)的低復(fù)雜度并行伴隨式計(jì)算電路。該改進(jìn)結(jié)構(gòu)不僅降低了電路中有限域加法器的復(fù)雜度，而且通過將原有的多個(gè)小規(guī)模有限域乘法器簡(jiǎn)化為一個(gè)較大規(guī)模的乘法器，使得乘法器的復(fù)雜度也在很大程度上得到了降低。
　　 本文還研究了低復(fù)雜度的改進(jìn)歐式算法實(shí)現(xiàn)結(jié)構(gòu)，利用DCME算法(Degree Computationless ModifiedEuclidean algorithrn)計(jì)算過程中多項(xiàng)式R(x)的階數(shù)越來越低，其對(duì)乘法器的需求不

8、斷減少；而多項(xiàng)式L(x)的階數(shù)越來越高，對(duì)乘法器的需求不斷增加的特點(diǎn)，對(duì)計(jì)算單元進(jìn)行了復(fù)用，從而降低了實(shí)現(xiàn)復(fù)雜度。
　　 根據(jù)BCH碼的特點(diǎn)，本文對(duì)并行BCH譯碼器采用與并行RS譯碼器不同的方法進(jìn)行優(yōu)化。提出了改進(jìn)的并行BCH伴隨式計(jì)算單元。通過合并輸入端的常量乘法器，得到了改進(jìn)的并行伴隨式結(jié)構(gòu)，克服了傳統(tǒng)方法只能對(duì)局部乘法器進(jìn)行優(yōu)化的缺點(diǎn)，實(shí)現(xiàn)了乘法器的全局優(yōu)化，有效地減少了邏輯資源。
　　 為了實(shí)現(xiàn)BCH譯碼器的解關(guān)

9、鍵方程模塊中的低復(fù)雜度IBM算法，本文利用基于標(biāo)準(zhǔn)基的Mastrovito乘法器的計(jì)算性質(zhì)，即計(jì)算分為多項(xiàng)式乘法和取模運(yùn)算，通過對(duì)多個(gè)Masrovito乘法器的取模運(yùn)算復(fù)用來降低電路的復(fù)雜度。同時(shí)，對(duì)傳統(tǒng)的并行錢氏搜索單元也進(jìn)行改進(jìn)，給出了用于縮短碼的并行錢氏搜索電路。
　　 最后，在高速并行BCH和RS編譯碼器優(yōu)化結(jié)構(gòu)的基礎(chǔ)上，設(shè)計(jì)了應(yīng)用于光纖通信系統(tǒng)的RS(781，765)+BCH(2040，1952)SFEC編譯碼電路。建