應(yīng)用于高速通信的全定制字對齊電路的設(shè)計與實(shí)現(xiàn).pdf

1、隨著信息技術(shù)的高速發(fā)展，在通信的各個領(lǐng)域，數(shù)據(jù)傳輸量迅速增長。近年來，由于CMOS技術(shù)迅速發(fā)展，芯片內(nèi)的時鐘頻率已經(jīng)達(dá)到GHz級[1]，而在傳輸線路方面，傳統(tǒng)的并行接口的遠(yuǎn)距離傳輸線路復(fù)雜度等問題成為了其提高數(shù)據(jù)傳輸?shù)钠款i。然而，應(yīng)用于光纖通信的串行接口技術(shù)—串行器/解串器(SerDes)，由于其具有更高的數(shù)據(jù)吞吐量、更低的功耗和更高的可靠性等優(yōu)點(diǎn)，正逐步取代傳統(tǒng)的并行接口技術(shù)而成為高速接口技術(shù)的主流。因此，開發(fā)具有自主知識產(chǎn)權(quán)的，高性

2、能的SerDes系統(tǒng)，對推動我國通信產(chǎn)業(yè)的發(fā)展具有重大的意義。
　　 本文主要研究了高速SerDes中的字對齊電路，分別采用了半定制設(shè)計方法與全定制設(shè)計方法完成電路的設(shè)計與實(shí)現(xiàn)。根據(jù)SerDes系統(tǒng)的特點(diǎn)，在研究比較了三種字對齊電路結(jié)構(gòu)之后，確定并行結(jié)構(gòu)作為本文的研究對象。對于半定制設(shè)計，采用了流水線設(shè)計技術(shù)提高電路的工作速率，并基于TSMC0.18μmCMOS工藝，完成電路的設(shè)計與實(shí)現(xiàn)。芯片的測試結(jié)果表明:在1.8V的電源電壓

3、下，電路最高工作速率達(dá)到了8Gb/s，在6.25Gb/s工作速率條件下，字對齊電路的平均工作電流為10.08mA。
　　 在完成半定制設(shè)計的基礎(chǔ)上，為研究設(shè)計更高性能的SerDes電路，本文接著設(shè)計了一個全定制10Gb/s字對齊電路，其中重點(diǎn)研究了各子模電路的結(jié)構(gòu)以及整體電路的時序優(yōu)化。該電路已采用TSMC0.18μmCMOS工藝實(shí)現(xiàn)并流片，整體電路版圖面積為1.025×0.775mm2，后仿真結(jié)果表明:在1.8V的電源和SS工