BCH編解碼器在NAND Flash主控中的研究與優(yōu)化實現(xiàn).pdf

1、隨著信息技術的發(fā)展和消費電子的普及,具有硬件加密功能的U盤被各種機構(gòu)和個人所需要。U盤的主要存儲介質(zhì)是NAND Flash,而受NAND Flash容易發(fā)生隨機錯誤的影響,需要對存儲的數(shù)據(jù)進行編解碼運算。BCH碼因為有良好的糾正隨機錯誤的性能,嚴格的代數(shù)結(jié)構(gòu),構(gòu)造相對容易等特點而被廣泛應用于大容量的NAND Flash糾錯中。所以設計一款應用與安全芯片的具有高糾錯能力,高靈活度的BCH編解碼器IP十分必要。
　　本文從研究BCH碼

2、的編解碼算法入手,結(jié)合NAND Flash的存儲特性,針對一款安全芯片的設計需求,提出了設計的總體方案與目標。在深入理解算法后,先用軟件實現(xiàn)了設計方案,驗證其正確性,為IP設計奠定基礎。然后,基于具有高糾錯能力和并行可配置的設計方案,對BCH IP進行VLSI設計。采用模塊化的設計思路,研究并運用了無求逆的Berlekamp-Massey算法,并行迭代計算伴隨式等方式實現(xiàn)了算法上的優(yōu)化,同時也針對編解碼器中的有限域乘法器,提出了改進的貪

3、婪算法和平衡樹結(jié)構(gòu)來達到面積優(yōu)化和延時優(yōu)化的效果。
　　本文基于標準的IP設計流程,完成了一款應用于安全芯片的BCH IP。它的最強糾錯能力達到每1024Bytes數(shù)據(jù)能糾正24bits的錯誤,具有8位并行同時可配置的編解碼能力,可配置的數(shù)據(jù)長度為512Bytes和1024Bytes,可配置的糾錯能力為8bits、16bits和24bits。同時采用分段編解碼的方式適用于頁容量為512、1k、2k、4k和8kBytes數(shù)據(jù)的NAN

4、D Flash。本文的主要工作與創(chuàng)新性主要體現(xiàn)在四個方面:
　　1)提出并采用并行同時可配置的軟件和硬件BCH編解碼器設計方案。
　　2)實現(xiàn)BCH IP的最強糾錯能力可達每1024Bytes數(shù)據(jù)糾正24bits錯誤。
　　3)從算法、面積、時延三方面著手對設計進行優(yōu)化,提出了改進的貪婪算法應用于有限域乘法器優(yōu)化。
　　4)針對安全芯片采用標準IP設計流程完成可商用的BCH IP。
　　本IP在設計完成后,