版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)
文檔簡介
1、腦-機接口是在人腦與計算機或其他電子設(shè)備之間建立的一種不依靠大腦輸入、輸出通道(如外周神經(jīng)和肌肉組織等)的通信與控制系統(tǒng),是涉及神經(jīng)科學(xué)、微機械學(xué)、工程學(xué)、數(shù)學(xué)、計算機科學(xué)以及臨床康復(fù)等領(lǐng)域的一種新興多學(xué)科交叉技術(shù),近年來已成為國內(nèi)外研究熱點。腦-機接口技術(shù)不僅為人與計算機等設(shè)備間提供了一種新型的交互方式,更為人類對自身的認(rèn)識與研究提供了一種有效的手段。 神經(jīng)微傳感器(微電極)是腦-機接口系統(tǒng)中的關(guān)鍵部件,是神經(jīng)生理學(xué)解碼人腦思
2、維過程的必要工具?;贛EMS和CMOS技術(shù)的最新發(fā)展成果,本文研究了具有自主知識產(chǎn)權(quán)的多維雙向可植入式神經(jīng)微電極的關(guān)鍵技術(shù)?;谠撾姌O的微傳感系統(tǒng)可以記錄多重神經(jīng)元運動,并可通過電刺激的手段探索包括小兒麻痹癥、帕金森綜合癥、耳聾和癲癇病等諸多頑疾的治療方法。為了實現(xiàn)電極多維、雙向、可植入式及其微電路設(shè)計等關(guān)鍵技術(shù)的目標(biāo),分析了神經(jīng)信號的特征,并建立了電極與神經(jīng)組織間相互作用的數(shù)學(xué)模型;在充分考慮機械生物相容性的基礎(chǔ)上,確定了電極的物理
3、參數(shù)(探針長、寬、厚、測點間距)及結(jié)構(gòu)制造方法等;根據(jù)多點測量、雙向通信、前端信號調(diào)理等技術(shù)要求,進行了基于單電源技術(shù)的前置信號采集及調(diào)理ASIC芯片設(shè)計;最后,為測試整個微傳感器系統(tǒng)功能,進行了動物實驗并對結(jié)果進行分析。 另外,本文著重介紹了前置信號采集及調(diào)理ASIC芯片的設(shè)計及制造方法?;贑harted CMOS0.35um工藝模型和標(biāo)準(zhǔn)全定制式集成電路設(shè)計流程,針對神經(jīng)信號提取對前置信號采集電路的增益、帶寬和信噪比等方面
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 集成電路cmos題庫
- CMOS集成電路ESD研究.pdf
- CMOS集成電路的ESD防護研究.pdf
- CMOS集成電路ESD保護研究.pdf
- cmos集成電路的保護措施
- cmos集成電路中的esd保護
- 磁敏線陣列CMOS傳感器集成電路的研究.pdf
- cmos集成電路的性能及特點
- CMOS模擬IP集成電路設(shè)計.pdf
- 數(shù)字集成電路的結(jié)構(gòu)特點cmos電路
- 集成電路課程設(shè)計--基于cmos的二輸入與門電路
- CMOS集成電路的抗輻射分析及設(shè)計.pdf
- 基于SOI工藝的CMOS集成電路單粒子瞬態(tài)模擬研究.pdf
- 一種新型的集成電路片上 CMOS溫度傳感器(英文).pdf
- CMOS集成電路ESD保護技術(shù)的研究和設(shè)計.pdf
- 光纖復(fù)接器CMOS集成電路設(shè)計.pdf
- 一種新型的集成電路片上 CMOS溫度傳感器(英文).pdf
- 低功耗CMOS集成電路設(shè)計方法的研究.pdf
- 射頻集成電路中CMOS混頻器的設(shè)計.pdf
- CMOS射頻集成電路片上ESD防護研究.pdf
評論
0/150
提交評論