八位CPU IP核的研究與設計.pdf

1、隨著半導體技術和系統(tǒng)設計技術的發(fā)展,傳統(tǒng)單片機由于其尺寸、功耗、一些專有特性已經(jīng)難以滿足一些場合的需要.SOC技術以其成本低、功耗小、集成度高的優(yōu)勢正廣泛地應用于嵌入式系統(tǒng)中.本文研究了SOC的設計方法和開發(fā)技術,利用硬件描述語言,設計并實現(xiàn)了8位CISC結構的CPU并在FPGA上驗證.論文從CPU的總體結構到局部功能的實現(xiàn)采用了自頂向下的設計方法和模塊化的設計思想.通過對操作碼和操作數(shù)的分析確定CPU的數(shù)據(jù)路徑和CPU的內部結構.CP

2、U核分成ALU、控制器和功能寄存器模塊三個部分.ALU采用組合電路的設計方法,支持MCS51指令集中所有算術運算和邏輯運算;控制器主要對指令碼進行解析,控制管理執(zhí)行單元的動作和時序,在設計中應用了微程序控制思想和狀態(tài)機的設計方法;在寄存器模塊中集成了構成數(shù)據(jù)路徑的所有寄存器和多路選擇器,這些多路選擇器受控制器信號的控制,構成了數(shù)據(jù)路徑中的數(shù)據(jù)傳輸部分.由于現(xiàn)代集成電路制造工藝的進步,片上可用的資源大大增加,所以整個IP核的地址和數(shù)據(jù)線采

3、用并行設計,每個地址和數(shù)據(jù)線都走專有的通道.這樣做簡化了時序設計的復雜性同時提高了系統(tǒng)的速度.對傳送到RAM的地址和數(shù)據(jù)采用雙沿觸發(fā)的方式,在系統(tǒng)時鐘下降沿送出地址或數(shù)據(jù),在上升沿的時候RAM讀入或寫出數(shù)據(jù),保證了系統(tǒng)可以穩(wěn)定的讀寫數(shù)據(jù).為了確保時序,系統(tǒng)在整體上采用同步設計,在局部利用組合電路提高速度.與MCS51單片機相比,每個指令所需要的系統(tǒng)時鐘數(shù)僅是相同指令51單片機的1/12,速度有了大幅度提升.系統(tǒng)的指令集與MCS51指令集