離子注入雜質(zhì)與缺陷間的相互作用.pdf

1、隨著集成電路集成度的提高,其橫向和縱向尺寸不斷減小.對于采用深亞微米工藝的下一代集成電路,其縱向結(jié)深應小于0.1微米,這要求進行超淺結(jié)形成及其工藝模擬方面的研究.在集成電路制造過程中,p-n結(jié)一般是通過熱退火激活離子注入雜質(zhì)來形成的.由于有所謂增速擴散的存在,即在熱退火的最初階段,離子注入雜質(zhì)的擴散速度是正常值的數(shù)千倍,要形成結(jié)深小于0.1微米的p-n結(jié)是很困難的,因為最初的快速擴散即可使結(jié)深超過0.1微米.要得到下一代集成電路用的超淺

2、結(jié),還需獲得高濃度的活性雜質(zhì).而在集成電路制造過程中,為了得到淺結(jié),常使用低溫熱退火,但這容易降低離子注入雜質(zhì)的激活率.該文主要研究了雜質(zhì)原子與離子注入缺陷的互相作用,解釋了在熱退火激活后,有效雜質(zhì)濃度大大低于注入雜質(zhì)濃度的現(xiàn)象.雜質(zhì)原子與離子注入缺陷的互相作用是一個復雜的過程,多種作用機制并存,實驗數(shù)據(jù)分析較為困難.為避開這種困難,我們研究了最簡單的情況,即在均勻摻雜的P型襯底上用硅離子自注入來產(chǎn)生缺陷,這樣可克服由于注入雜質(zhì)分布不均

3、勻造成的數(shù)據(jù)分析困難.通過對試驗結(jié)果的比較和分析,我們發(fā)現(xiàn)雜質(zhì)原子析出到離子注入所引起的缺陷,從而導致離子注入雜質(zhì)激活率降低.為降低集成電路的研發(fā)成本,減少試投片次數(shù),需要對集成電路工藝進行模擬.而現(xiàn)有的工藝模擬程序不適用于超淺結(jié)工藝模擬,必需進行改進.因此,該文在研究結(jié)果的基礎上建立了一個硼析出到Rp缺陷上的模型,利用計算機模擬分析了雜質(zhì)硼與退火過程中產(chǎn)生的Rp缺陷之間的相互作用,研究了硼原子的析出機理,解釋了退火過程中出現(xiàn)的低于固溶