版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、隨著集成電路設(shè)計復(fù)雜度的提高和產(chǎn)品上市時間壓力的增大,基于IP核復(fù)用的SoC(System on Chip)設(shè)計已經(jīng)成為一種重要的設(shè)計方法??偩€橋的設(shè)計和IP核的互連問題已經(jīng)成為SoC平臺中最重要的課題。IP核互連的方法,總線橋的設(shè)計以及總線協(xié)議決定了SoC平臺的性能。AMBA(Advanced Microcontroller Bus Architecture)總線規(guī)范由ARM公司定義。它是一組基于ARM核的SoC通信的標(biāo)準(zhǔn)協(xié)議。最新的
2、AMBA4.0總線協(xié)議具有帶寬高、延遲小和設(shè)計靈活等諸多優(yōu)點,它目前已成為業(yè)界首選的高性能總線標(biāo)準(zhǔn)。
本文分析并比較了Wishbone總線標(biāo)準(zhǔn)與AMBA4.0總線標(biāo)準(zhǔn)的異同。根據(jù)AMBA4.0總線標(biāo)準(zhǔn)中AXI4協(xié)議和AXI4-Lite協(xié)議,設(shè)計并實現(xiàn)了總線橋以及互連模塊的VLSI結(jié)構(gòu)。本文研究內(nèi)容主要包含以下三個部分:
首先,為了擴充AXI4總線可使用的IP核資源,本文設(shè)計了基于Wishbone總線和AXI4總線的總
3、線橋IP核,包括把基于Wishbone總線的主設(shè)備集成到AXI4總線系統(tǒng)的WB/AXI4總線橋,把基于 Wishbone總線的從設(shè)備集成到AXI4總線系統(tǒng)的AXI4/WB總線橋,把基于Wishbone總線的主設(shè)備集成到AXI4-Lite總線系統(tǒng)的WB/AXI4-Lite總線橋和把基于Wishbone總線的從設(shè)備集成到AXI4-Lite總線系統(tǒng)的AXI4-Lite/WB總線橋。
其次,本文設(shè)計了基于AXI4總線的兩種互連結(jié)構(gòu),包
4、括交叉開關(guān)(crossbar switch)和分享型總線(share bus)。兩種互連結(jié)構(gòu)設(shè)計主要模塊包括地址解碼器和仲裁器。
最后,本文針對設(shè)計的總線橋和互連結(jié)構(gòu),使用Verilog HDL語言進行了硬件實現(xiàn),在ModelSim環(huán)境下通過了功能驗證,使用ISE13.1工具進行邏輯綜合,分析比較了各IP核的性能。
從驗證和綜合來看,本文的IP設(shè)計嚴格遵循Wishbone總線和AMBA4.0總線的協(xié)議規(guī)范,WB/AX
5、I4總線橋,AXI4/WB總線橋,WB/AXI4-Lite總線橋和AXI4-Lite/WB總線橋在Xilinx公司Virtex5的FPGA芯片上達到的時鐘頻率分別279MHz,346 MHz,442 MHz和427 MHz,AXI4總線的交叉開關(guān)互連結(jié)構(gòu)在284MHz的工作頻率下,擁有22.5Gbps的數(shù)據(jù)吞吐量,AXI4總線的分享型互連結(jié)構(gòu)在342MHz的工作頻率下,擁有6.7Gbps的數(shù)據(jù)吞吐量,說明各IP核都具備高速的數(shù)據(jù)傳輸能力
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于AXI4的FCoE協(xié)議加速引擎IP核的設(shè)計與實現(xiàn).pdf
- AMBA雙總線的設(shè)計與實現(xiàn).pdf
- AMBA總線測試平臺的設(shè)計與實現(xiàn).pdf
- 基于pcie3.0的axi4橋接器電路設(shè)計
- 基于AMBA總線音頻接口的設(shè)計與實現(xiàn).pdf
- 基于amba總線音頻接口的設(shè)計與實現(xiàn)
- 基于AXI-4總線多節(jié)點路由WPU的驗證平臺的設(shè)計與實現(xiàn).pdf
- 基于SystemVerilog的AMBA總線VIP的實現(xiàn).pdf
- 面向RapidIO的AXI總線與YHFT_DSPXNAC總線的轉(zhuǎn)接橋設(shè)計與實現(xiàn).pdf
- 基于amba總線的uart ip設(shè)計與實現(xiàn)——學(xué)士論文
- 基于AMBA總線的SPI協(xié)議IP核的實現(xiàn)與驗證.pdf
- 基于amba總線的uart ip設(shè)計與實現(xiàn)——學(xué)士論文
- 基于AMBA總線的視頻捕捉控制器設(shè)計與實現(xiàn).pdf
- 基于AMBA總線的SoC架構(gòu)優(yōu)化研究與設(shè)計.pdf
- amba_axi3_v1.0協(xié)議中文完整翻譯
- 基于AMBA總線的高效多通道DMA的設(shè)計實現(xiàn)與驗證.pdf
- 基于C-RAN數(shù)字前端的AXI總線接口設(shè)計與實現(xiàn).pdf
- 基于AXI總線的SoC架構(gòu)設(shè)計與分析.pdf
- 基于axi總線的soc架構(gòu)設(shè)計與分析
- AMBA總線協(xié)議關(guān)鍵模塊設(shè)計與驗證研究.pdf
評論
0/150
提交評論