基于AXI4的FCoE協(xié)議加速引擎IP核的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、當(dāng)今的數(shù)據(jù)中心通常存在多種網(wǎng)絡(luò)，如以太網(wǎng)、光纖通道（FC）存儲(chǔ)網(wǎng)（SAN）、高性能InfiniBand等，因而數(shù)據(jù)中心的接口、線纜的種類(lèi)和布線日益復(fù)雜，這給數(shù)據(jù)中心的管理帶來(lái)了很大的困難，也增加了數(shù)據(jù)中心能耗。FCoE協(xié)議提供了一種以太網(wǎng)和光纖通道存儲(chǔ)網(wǎng)融合的解決方案，兩種網(wǎng)絡(luò)的融合將以太網(wǎng)接入的NIC和接入存儲(chǔ)網(wǎng)的HBA融合成為一張CNA卡，兩種網(wǎng)絡(luò)使用同一種線纜，以此可解決數(shù)據(jù)中心布線復(fù)雜和能源損耗大等問(wèn)題。因此FCoE網(wǎng)絡(luò)是未來(lái)數(shù)

2、據(jù)中心的發(fā)展方向。然而，隨著網(wǎng)絡(luò)通信速度的快速增長(zhǎng)和10G以太網(wǎng)的快速普及，服務(wù)器CPU處理性能已經(jīng)成為網(wǎng)絡(luò)通信的瓶頸，僅靠CPU來(lái)處理網(wǎng)絡(luò)通信協(xié)議已經(jīng)無(wú)法滿(mǎn)足高性能網(wǎng)絡(luò)的需求，F(xiàn)CoE網(wǎng)絡(luò)也不例外。
　　本文主要研究FCoE協(xié)議處理的硬件實(shí)現(xiàn)及加速技術(shù)，探索一種解決上述問(wèn)題的技術(shù)途徑。通過(guò)深入分析FCoE協(xié)議處理過(guò)程，對(duì)協(xié)議進(jìn)行分割，卸載部分協(xié)議功能至硬件，利用硬件的并行處理能力，加快協(xié)議處理速度，同時(shí)減輕了CPU的負(fù)載。

3、>　　本文基于FPGA設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)基于AXI4總線接口的FCoE協(xié)議加速引擎。通過(guò)研究FCoE協(xié)議、以太網(wǎng)協(xié)議以及光纖通道協(xié)議，分析FCoE協(xié)議處理流程，采用零拷貝、CRC校驗(yàn)硬件卸載、數(shù)據(jù)幀硬件拆分與合并等方法，利用硬件的并行處理能力，提高協(xié)議處理速度。論文利用Xilinx公司的10G EMAC核以及AXI4總線接口，完成加速引擎的結(jié)構(gòu)和功能設(shè)計(jì)，通過(guò)Verilog實(shí)現(xiàn)加速引擎的各個(gè)模塊，并將引擎封裝成AXI4接口?；贔PGA-