基于SystemVerilog的AMBA總線VIP的實(shí)現(xiàn).pdf

1、隨著集成電路功能的不斷增加，集成電路的復(fù)雜度也不斷增加，使得集成電路的驗(yàn)證變得越來越困難。以知識(shí)產(chǎn)權(quán)(Intellectual Property，IP)核的復(fù)用為基礎(chǔ)的片上系統(tǒng)(System-On-Chip，SoC)技術(shù)帶來了設(shè)計(jì)能力的臣大提升，但是與之對(duì)應(yīng)的驗(yàn)證能力并沒有得到提高，驗(yàn)證已經(jīng)成為集成電路設(shè)計(jì)的瓶頸。
　　本文針對(duì)傳統(tǒng)的功能驗(yàn)證方法進(jìn)行了分析，指出了其中的優(yōu)缺點(diǎn)。傳統(tǒng)的驗(yàn)證平臺(tái)針對(duì)特定的功能特性編寫定向測(cè)試案例，這種

2、方法工作量大且不靈活，已經(jīng)不能滿足目前功能復(fù)雜SoC芯片的驗(yàn)證。通過對(duì)上述缺點(diǎn)的討論，本文分析了當(dāng)前流行的驗(yàn)證技術(shù)和驗(yàn)證方法，實(shí)現(xiàn)了基于分層事務(wù)處理器搭建的驗(yàn)證知知識(shí)產(chǎn)權(quán)(Verification Intellectual Property，VIP)結(jié)構(gòu)，使用了受約束的隨機(jī)激勵(lì)生成、功能覆蓋率驅(qū)動(dòng)的驗(yàn)證和斷言驗(yàn)證的方法，極大提高了驗(yàn)證的效率。由于硬件驗(yàn)證語言System Verilog的許多特性非常適合驗(yàn)證方法的實(shí)現(xiàn)，因此VIP選擇Sy

3、stem Veilog作為開發(fā)語言。本文對(duì)分層的驗(yàn)證平臺(tái)各功能層進(jìn)行詳細(xì)的說明，并在其基礎(chǔ)上重點(diǎn)分析VIP各部分的驗(yàn)證思想和設(shè)計(jì)方法，以及如何使用該 VIP組成完整的驗(yàn)證平臺(tái)來進(jìn)行驗(yàn)證工作。該VIP的驗(yàn)證對(duì)象為基于AMBA總線模塊的總線接口，所有AMBA總線上的模塊都需要總線接口來和總線進(jìn)行通信，接口功能的正確性是整個(gè)系統(tǒng)工作正常的前提，VIP可以對(duì)這些接口進(jìn)行快速、高效的驗(yàn)證，保證了接口功能的正確性。本文最后搭建了一個(gè)基于AHB總線的