2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題（含答案詳解+作文范文）_第1頁(yè)
已閱讀1頁(yè)，還剩75頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶(hù)提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、集成電路作為航空航天器件的主要組成部分,在外太空中將受到各種輻照效應(yīng)的影響。其中集成電路的重要組成部分IO電路,由于大尺寸、高電壓等特點(diǎn),成為總劑量效應(yīng)的敏感單元,但國(guó)內(nèi)外許多研究機(jī)構(gòu)NASA、ESA等針對(duì)地面輻照試驗(yàn)制定的標(biāo)準(zhǔn)和規(guī)范中,僅要求IO電路處于最劣偏置狀態(tài),而對(duì)于IO電路的最劣偏置條件沒(méi)有明確的規(guī)定,為此本文的主要目的是介紹IO電路的總劑量效應(yīng)及最劣偏置條件的分析。
　　本文首先分析了深亞微米工藝下MOS器件總劑量效應(yīng)

2、的基本原理,得出總劑量效應(yīng)將使器件的閾值電壓、泄漏電流和亞閾值斜率等參數(shù)發(fā)生退化,可通過(guò)泄漏電流的失效來(lái)衡量器件受總劑量效應(yīng)影響的程度,然后基于STI工藝下MOS器件泄漏電流的分析,對(duì)Ahmed A.Abou-Auf提出的CMOS集成電路泄漏電流失效模型進(jìn)行改進(jìn)得出STI隔離工藝下CMOS集成電路的泄漏電流失效模型,并利用該模型對(duì)IO輸出緩沖電路的泄漏電流進(jìn)行了建模仿真分析,得出其最劣偏置條件為(IIN,PIN)=(0,1),(IEN,

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論