抗功耗攻擊的可重構(gòu)密碼協(xié)處理器設(shè)計與實現(xiàn).pdf

1、隨著現(xiàn)代社會日益信息化和數(shù)字化，安全交易的廣泛應(yīng)用對密碼芯片的需求越來越大。一方面，安全協(xié)議的不斷更新和手持設(shè)備的成本需求對芯片靈活性、面積、性能的要求都非常苛刻；另一方面，在開放環(huán)境下密碼芯片對各種攻擊的安全性設(shè)計顯得尤為關(guān)鍵，而功耗攻擊的出現(xiàn)對其產(chǎn)生嚴重的威脅。利用可重構(gòu)技術(shù)設(shè)計的密碼協(xié)處理器兼具通用處理器的靈活性和專用集成電路的高效性，能夠較好地滿足靈活設(shè)計的需求，但在抗功耗攻擊方面仍需要深入的研究和探索。
　　本文通過設(shè)計

2、可重構(gòu)密碼協(xié)處理器實現(xiàn)對多種密碼算法的靈活支持，并提出配置可重構(gòu)閑置單元的抗功耗攻擊方法。論文首先從提取密碼算法的共性特征入手，設(shè)計靈活可配的基本運算單元，進而完成單總線的并行流水互連結(jié)構(gòu)用以連接各個單元，使得可重構(gòu)密碼協(xié)處理器能夠靈活配置為多種密碼算法。然后從功耗攻擊的原理出發(fā)，提出利用可重構(gòu)閑置單元產(chǎn)生額外的干擾功耗來切斷真實功耗與密鑰之間的相關(guān)性，從而抵御功耗攻擊的方法。通過在功耗跡上疊加隨機噪聲降低信噪比，設(shè)計了基于功耗雜化的隨

3、機化抗攻擊方案，并實現(xiàn)互補配置模式和亂序執(zhí)行模式增強抗攻擊能力；通過自適應(yīng)訓(xùn)練獲得逼近真實功耗的預(yù)測功耗值，設(shè)計了基于神經(jīng)網(wǎng)絡(luò)的平衡化抗攻擊方案。
　　本文將抗功耗攻擊的可重構(gòu)密碼協(xié)處理器集成在SoC驗證環(huán)境下完成仿真和驗證工作，采用SMIC0.18μm EEPROM工藝實現(xiàn)，并在構(gòu)建的EDA驗證平臺上完成抗攻擊驗證。結(jié)果表明，本文設(shè)計的可重構(gòu)密碼協(xié)處理器能夠正確映射DES、AES等多種密碼算法，其采用的抗功耗攻擊方案能使破解密鑰