可擴展64核處理器關鍵技術研究——片上網絡、存儲體系及LTE實現(xiàn).pdf

1、近年來，多媒體、通信、信息安全及云計算等嵌入式應用不斷進入人們的視野，并漸漸地融入人們的日常生活。這些應用的標準協(xié)議不斷地更新?lián)Q代，催生了人們對靈活可配置的產品設計與實現(xiàn)方式的研究。本文設計的多核處理器是一個面向這些特定應用領域的實現(xiàn)平臺，為了更加緊密地適應各個應用的數據流動和運算特點，本文采用了全局網格-局部星形的片上網絡拓撲，高性能的簇內分布式共享存儲，以及支持異步時鐘域的簇間事務級共享存儲等設計。本文的主要內容與創(chuàng)新點如下:

2、>　　(1)新型片上網絡拓撲
　　64核處理器的開發(fā)著眼于更加緊密地與特定應用相結合，并有效平衡面積、性能與功耗。隨著芯片核數的持續(xù)增加，傳統(tǒng)的基于全局網格的片上網絡拓撲結構所占據的面積變得難以接受。為此，本文提出一種全局網格-局部星形的拓撲結構，在不損失網絡傳輸效率的前提下有效地控制了芯片面積。
　　(2)高性能簇內共享存儲設計
　　64核處理器采用了基于嚴格一致性的分布式簇內共享存儲設計方案，在此基礎上提出了直接訪

3、問存儲通信機制，以片上網絡為媒介實現(xiàn)數據的自動搬移。結合合理的后端布局和物理設計方法，整個芯片的存儲體系具有高效的特點，所有的訪存操作都是單周期完成。
　　(3)簇間事務級共享存儲方案
　　對于像通信、多媒體等領域的流應用，僅使用一個簇內的核往往是不夠的。而實現(xiàn)簇間數據的傳輸除了使用片上網絡之外，編程者更傾向于使用一種編程簡單的、支持大數據塊的高效傳輸模式。因此，本文提出了一種具有同步功能的支持異步時鐘域之間的簇間事務級共享

4、存儲方案，具有良好的編程移植性和較高的同步及傳輸效率。
　　(4)芯片實現(xiàn)與LTE應用實例
　　自前端設計驗證完成之后，本文進一步采用TSMC65nm GP工藝實現(xiàn)后端設計和實現(xiàn)工作。設計并實現(xiàn)了一款包含8個簇，每個簇內融合了8個MIPS處理器核和一些加速器單元的64核處理器芯片。芯片面積為4663.4*4790um2，時鐘頻率為1GHz，在此工作頻率下，單個處理器節(jié)點的功耗為21.4mW。進一步地，本文基于所設計的多核處理