基于片上網(wǎng)絡(luò)的眾核芯片關(guān)鍵測試技術(shù)研究.pdf

1、眾核(Many Core)芯片是由大量(未來將會是成百上千個)的、多種類的芯核，通過片上網(wǎng)絡(luò)(Network-on-Chip，NoC)的互連方式連接在一起，具備高性能并行處理能力的芯片。這已成為未來芯片的發(fā)展趨勢。然而，ITRS(International Technology Roadmap for Semiconductors)2008顯示，芯片集成度每年都在大幅增加，但芯片上可用的信號管腳數(shù)量卻增加緩慢。這樣，即使使用目前的各種并

2、行測試方法進(jìn)行芯片測試，眾核芯片測試時間仍將會不可避免的不斷延長，導(dǎo)致測試成本的大幅增加。因此，迫切需要研究新型的并行測試方法以應(yīng)對測試時間過長的難題。
　　 測試狀態(tài)下電路的功耗比正常工作狀態(tài)下的功耗高很多，當(dāng)芯片某一區(qū)域內(nèi)的若干芯核并行測試時，如果短時間累積的大量熱量無法有效散出，很可能出現(xiàn)該區(qū)域過熱的情況，形成“熱斑”。熱斑會使電路靜態(tài)功耗大幅增加，增大電路總功耗，不但威脅電路穩(wěn)定性，也給電路帶來了較大的噪聲，對芯片測試產(chǎn)

3、生不利影響，甚至由于溫度過高而損傷部分晶體管。因此，必須控制測試時的熱量與溫度。
　　 本文對眾核芯片的并行測試技術(shù)進(jìn)行了研究，提出通過多播技術(shù)提高并行測試速度的多播路徑測試方法；對并行測試時電路的熱斑情況進(jìn)行了分析，提出了無熱斑的并行測試技術(shù)。主要工作與創(chuàng)新之處如下：
　　 (1)提出了一種用于單核、在晶體管級同時降低動態(tài)和靜態(tài)測試功耗的方法，該方法使用一種新的掃描結(jié)構(gòu)PowerSluice，即通過在掃描鏈中增加阻隔邏

4、輯電路來降低動態(tài)功耗和增加控制單元來降低靜態(tài)功耗，并通過遺傳算法獲得合適的控制值。實驗結(jié)果表明該方法能大大降低掃描測試功耗，同時保持測試的故障覆蓋率。特別是PowerSluice增加的面積開銷與掃描單元的扇出數(shù)量沒有固定的比例關(guān)系，PowerSluice是目前面積開銷最小的結(jié)構(gòu)之一。
　　 (2)針對基于NoC互連方式、具有多播路徑傳輸功能的眾核系統(tǒng)芯片，提出基于NoC的多播測試技術(shù)。它旨在通過多播技術(shù)實現(xiàn)片上大量多目標(biāo)、多份相

5、同測試數(shù)據(jù)的快速傳輸，通過片上比較結(jié)構(gòu)配合測試數(shù)據(jù)(包括測試向量和測試響應(yīng))的重用來避免測試響應(yīng)傳出引起的網(wǎng)絡(luò)阻塞，通過NoC中的虛通道(Virtual Channel，VC)技術(shù)，通過多條測試訪問路徑的并行進(jìn)一步縮短測試時間。實驗結(jié)果表明，本方法比串行測試方法至少減少85％的測試時間。隨著網(wǎng)絡(luò)規(guī)模的擴(kuò)大，該方法效果更好。
　　 (3)為了解決多播并行測試時測試功耗密度大，容易局部過熱的問題，提出一種熱量敏感的多播并行測試方法。