線性變摻雜漂移區(qū)LDMOS導(dǎo)通電阻和溫度特性研究.pdf

1、隨著半導(dǎo)體結(jié)構(gòu)和工藝等方面的研究和集成電路(IC)設(shè)計(jì)與優(yōu)化技術(shù)的進(jìn)一步前進(jìn)，高壓功率器件越來(lái)越成為不可或缺的元器件基礎(chǔ)。可以在同一塊芯片上用功率器件和邏輯控制模塊組成特定的系統(tǒng)來(lái)實(shí)現(xiàn)所需要的功率集成電路(PIC)的性能，這在保證系統(tǒng)的穩(wěn)定、能量利用率的提升、制造成本的下降以及減小器件的體積等方面具有很大的優(yōu)勢(shì)和進(jìn)一步改進(jìn)與發(fā)展的空間。高壓功率LDMOS器件可以承受較高的漏源電壓，并且在設(shè)計(jì)開關(guān)電路以及在高頻率、高溫度的條件下性能優(yōu)異，

2、LDMOS器件的三個(gè)電極位于器件的上表面，這有利于制造互補(bǔ)金屬氧化物半導(dǎo)體構(gòu)成的具有記憶功能的模塊相關(guān)工藝。因此，這種器件在通信系統(tǒng)、雷達(dá)系統(tǒng)等多個(gè)領(lǐng)域有著重要而廣泛的應(yīng)用。
　　 LDMOS的源區(qū)和漏區(qū)之間有一個(gè)低摻雜大電阻的耐壓區(qū)，稱為漂移區(qū)(Drift Region)，這個(gè)區(qū)域使器件在應(yīng)用時(shí)更加穩(wěn)定，高頻性能良好，寄生BJT效應(yīng)和溝道長(zhǎng)度變短時(shí)產(chǎn)生的影響顯著減弱。有研究表明：當(dāng)漂移區(qū)為線性(Linear)變摻雜時(shí)，器件能夠

3、承受更高的漏源電壓。但是較低的導(dǎo)通電阻對(duì)于提高器件性能也是不可或缺的。相關(guān)研究表明，隨著漂移區(qū)摻雜濃度的上升，載流子濃度大幅度上升，導(dǎo)通電阻明顯減小，但擊穿電壓的變化就需要具體問題具體分析了。因此通過(guò)研究，使器件的性能達(dá)到最優(yōu)化，從而使其更好地應(yīng)用于高壓集成電路設(shè)計(jì)等重要領(lǐng)域，這就離不開建模、仿真、工藝等程序。本文將重點(diǎn)研究線性變摻雜漂移區(qū)LDMOS電學(xué)和溫度特性，并將其與均勻摻雜漂移區(qū)LDMOS的對(duì)應(yīng)性能進(jìn)行對(duì)比。
　　 本文

4、首先對(duì)高壓功率器件及電路的發(fā)展及特點(diǎn)進(jìn)行了概述；對(duì)LDMOS的相關(guān)研究領(lǐng)域的技術(shù)進(jìn)展進(jìn)行了總結(jié)；最后介紹了LDMOS器件及相關(guān)集成電路在移動(dòng)通信、雷達(dá)技術(shù)等領(lǐng)域的應(yīng)用。
　　 其次對(duì)線性變摻雜漂移區(qū)LDMOS的制造工藝以及擊穿電壓、飽和電流、閾值電壓等電學(xué)特性進(jìn)行了分析和模擬，并和均勻摻雜漂移區(qū)LDMOS的對(duì)應(yīng)性能參數(shù)進(jìn)行了對(duì)比和分析，得出線性變摻雜漂移區(qū)LDMOS的電學(xué)特性優(yōu)于均勻摻雜漂移區(qū)LDMOS的結(jié)論。
　　 再

5、次，對(duì)線性變摻雜漂移區(qū)LDMOS的導(dǎo)通電阻進(jìn)行了建模，通過(guò)計(jì)算、推導(dǎo)，得出其解析模型，用MATLAB軟件對(duì)總導(dǎo)通電阻以及漂移區(qū)四個(gè)等效電阻與橫向線性變摻雜系數(shù)a之間的關(guān)系進(jìn)行了模擬，然后用MEDICI軟件對(duì)器件特性進(jìn)行了模擬，根據(jù)模擬結(jié)果得出a取不同值時(shí)的導(dǎo)通電阻的值。然后對(duì)兩種軟件的模擬結(jié)果進(jìn)行了對(duì)比驗(yàn)證，二者基本一致。因此所建立的模型具有實(shí)用性。
　　 本文最后對(duì)線性變摻雜漂移區(qū)LDMOS的導(dǎo)通電阻、擊穿電壓、閾值電壓等電學(xué)