面向SEP0718的SoC芯片功耗模擬器設(shè)計(jì).pdf

1、隨著半導(dǎo)體工藝向超深亞微米發(fā)展，以及手持移動(dòng)設(shè)備逐步普及，功耗問題已經(jīng)成為SoC芯片開發(fā)必須面對(duì)的難題。目前常用的功耗仿真軟件只能在芯片開發(fā)后期對(duì)其進(jìn)行功耗仿真，不利于指導(dǎo)整個(gè)硬件開發(fā)。基于指令級(jí)的功耗模擬器能夠在芯片開發(fā)初期對(duì)功耗做出估計(jì)，幫助開發(fā)人員確定合理的芯片架構(gòu)。
　　 本文在詳細(xì)分析業(yè)界主流低功耗技術(shù)的基礎(chǔ)上，規(guī)劃了SEP0718芯片的低功耗架構(gòu)，并針對(duì)該芯片設(shè)計(jì)了基于指令級(jí)的功耗模擬器。SEP0718芯片低功耗的架

2、構(gòu)包括門控時(shí)鐘、動(dòng)態(tài)電壓調(diào)節(jié)、電源關(guān)斷等技術(shù)，通過軟件配置功耗管理單元內(nèi)相應(yīng)寄存器可降低芯片功耗。基于ARMulator的SEP0718指令級(jí)仿真平臺(tái)能夠模擬芯片的操作并記錄程序運(yùn)行過程中的功能事件，功耗計(jì)算程序利用從芯片中抽取出的功耗模型將功能事件轉(zhuǎn)換成功耗事件，同時(shí)計(jì)算出芯片的總功耗。指令級(jí)仿真平臺(tái)和功耗計(jì)算程序共同構(gòu)成了SEP0718功耗模擬器。
　　 SEP0718功耗模擬器的仿真結(jié)果顯示，相對(duì)于芯片的實(shí)際功耗，它的誤差