VLSI老化預(yù)測與抗老化技術(shù)研究.pdf

1、隨著集成電路技術(shù)的不斷發(fā)展,集成電路的性能在不斷的提高。然而,集成電路集成度的提高也對其可靠性帶來了新的威脅。在集成電路制造工藝進入納米尺度后,由負溫度不穩(wěn)定性導(dǎo)致的電路老化成為VLSI可靠性的最主要的挑戰(zhàn)。負偏置溫度不穩(wěn)定性(Negative Bias Temperature Instability,NBTI)會導(dǎo)致電路中時序路徑的時延退化并進而導(dǎo)致電路出現(xiàn)時序故障,最終導(dǎo)致電路失效。在一些可靠性要求較高的系統(tǒng)中(航空、航天等),這種

2、由老化導(dǎo)致的故障時絕對是不能容忍的。因此,對VLSI老化的研究勢在必行。
　　論文首先闡述了基于在線時延感知的老化故障預(yù)測的檢測原理,分析了現(xiàn)有在線老化故障預(yù)測結(jié)構(gòu)的特點和不足,提出了一種新的高速老化故障預(yù)測結(jié)構(gòu)。新的老化預(yù)測結(jié)構(gòu)使用了新的穩(wěn)定性檢測器(Stability Checker,SC),通過對SC時序的調(diào)整,避免了現(xiàn)有結(jié)構(gòu)中穩(wěn)定性檢測器輸出信號過于“尖銳”的問題,以及對動態(tài)節(jié)點放電時間忽視所造成的誤檢問題。在高速芯片中,

3、該結(jié)構(gòu)的這個特點得到了更好的發(fā)揮。除此之外,自鎖的結(jié)構(gòu)設(shè)計節(jié)省了結(jié)構(gòu)的硬件開銷。最后我們對新結(jié)構(gòu)進行了仿真實驗和比較。
　　統(tǒng)一故障檢測可以用一個檢測結(jié)構(gòu)實現(xiàn)對多目標故障的同時檢測。論文在分析現(xiàn)有統(tǒng)一故障檢測模型的基礎(chǔ)上,針對現(xiàn)有結(jié)構(gòu)在高速適應(yīng)性、面積開銷和功耗等方面存在的不足進行優(yōu)化,提出了一種基于信號穩(wěn)定性侵犯的高速信號穩(wěn)定性侵犯檢測結(jié)構(gòu)HSVD(High-speed Signal Violation Detector)。該結(jié)