基于FPGA的IIR數(shù)字濾波器的設(shè)計(jì).pdf

1、首先，針對數(shù)字濾波器的原理和數(shù)字濾波器的設(shè)計(jì)方法進(jìn)行分析，本文采用了分布式算法優(yōu)化的方法，分布式中的查找表可以替代運(yùn)算中的乘法器，但是采用一個(gè)查找表數(shù)據(jù)會(huì)很大，對數(shù)據(jù)的傳輸速度也會(huì)有影響。本文以16階IIR(InfiniteImpulse Response)低通數(shù)字濾波器為例對查找表進(jìn)行分組，其中16階IIR低通數(shù)字濾波器的采樣頻率為2KHz，截止頻率為40Hz，通過對濾波器的性能指標(biāo)的確定能夠得到相應(yīng)的抽頭系數(shù)。
　　其次，采用

2、MATLAB仿真，通過MATLAB軟件對設(shè)計(jì)指標(biāo)進(jìn)行參數(shù)的仿真，這里面用到了MATLAB軟件中的FDATOOL仿真工具，將濾波器的參數(shù)輸入到FDATOOL界面中得到了數(shù)字濾波器的零極點(diǎn)分布圖，幅頻特性曲線和相頻特性曲線，同時(shí)也自動(dòng)生成了濾波器的系數(shù)即抽頭系數(shù)，在FPGA(Field programmable GateArray)仿真中要求輸入的數(shù)據(jù)為整數(shù)，所以要對抽頭系數(shù)進(jìn)行二進(jìn)制的轉(zhuǎn)換。
　　最后，在FPGA的基礎(chǔ)上設(shè)計(jì)整體的模

3、塊，一共分為四個(gè)模塊，其中有Filter模塊、LUT(Look up table)查找表模塊、移位相加模塊、頂層模塊，整個(gè)系統(tǒng)采用VHDL(Very-High-Speed Integrated Circuit Hardware Description Language)語言編程，在對各個(gè)模塊編譯之后進(jìn)行圖表的仿真，得到實(shí)際的仿真結(jié)果圖，對抽頭系數(shù)和輸入進(jìn)行卷積運(yùn)算得到理論的輸出值，將理論值與實(shí)際值進(jìn)行對比得到設(shè)計(jì)的濾波器的輸出和理論的輸