基于FPGA的ADC數(shù)據(jù)后端處理技術(shù)的研究.pdf

1、計算機技術(shù)快速發(fā)展的今天,數(shù)字系統(tǒng)在人們的生活中越來越多的得到應(yīng)用,現(xiàn)在的數(shù)字系統(tǒng)的性能很大程度上依賴于其前端的模數(shù)轉(zhuǎn)換器,一個高性能的模數(shù)轉(zhuǎn)換器是獲得一個高速高性能的數(shù)字系統(tǒng)的前提。然而,傳統(tǒng)的ADC由于制作工藝的限制并不能滿足數(shù)字系統(tǒng)對于高速高性能的要求,因而,時分交替模數(shù)轉(zhuǎn)換器(TIADC)成為了必然的選擇。但是,由于各個子ADC間的偏置、增益與采樣時鐘的不同而引起的系統(tǒng)產(chǎn)生的偏置誤差、增益誤差和采樣時鐘相位誤差而大大降低了TIA

2、DC系統(tǒng)的采樣性能。如何提高TIADC系統(tǒng)的系統(tǒng)性能成為研究的關(guān)鍵所在,對于TIADC系統(tǒng)的誤差校準(zhǔn)研究工業(yè)界和學(xué)術(shù)界都提出了很多種研究方法,其中數(shù)字后校準(zhǔn)技術(shù)便是這多種方法中較為切實可行的方法之一。
　　本文首先分析了TIADC的誤差來源,切實闡述了誤差產(chǎn)生的原理,并對TIADC系統(tǒng)的偏置誤差、增益誤差與時鐘相位誤差在頻域上的表現(xiàn)做了較為細(xì)致的分析,基于此原理分析得到了相應(yīng)的誤差估計和拉格朗日多項式插值的誤差校準(zhǔn)算法。通過MAT

3、LAB的仿真結(jié)果得出系統(tǒng)的無雜散動態(tài)范圍(SFDR)得到改善,驗證了算法的可行性,校準(zhǔn)后的TIADC的系統(tǒng)性能得到很大的提高。
　　接著,在DSP中對TIADC進(jìn)行了誤差的估計,通過誤差估計算法得到誤差值,并通過ADC的自校準(zhǔn)功能對所估計得到的誤差進(jìn)行校準(zhǔn)。為了使誤差校準(zhǔn)的算法具有一般性,研究并實現(xiàn)了基于拉格朗日多項式插值的誤差校準(zhǔn)算法。二者都可以實現(xiàn)誤差的校準(zhǔn)功能,并使得ADC的動態(tài)性能參數(shù)SFDR得到改善。
　　最后,在