基于FPGA視頻圖像處理的研究.pdf

1、在實(shí)時(shí)性要求高的處理系統(tǒng)中，通常采用DSP或者專業(yè)集成電路ASIC作為核心處理器。隨著對(duì)處理頻率要求的不斷提高，DSP也遇到了處理速度的瓶頸，而ASIC的超長的開發(fā)周期和昂貴的制作成本，已經(jīng)讓人們在不斷的尋找新的可以替代的器件。隨著EDA技術(shù)的不斷發(fā)展，F(xiàn)PGA依靠其真正的硬件并行性和極大的靈活性，以及能夠迅速占領(lǐng)市場的巨大優(yōu)勢，已經(jīng)得到了廣泛的應(yīng)用。尤其在視頻圖像處理中，需要對(duì)大量的高速,并行的視頻流數(shù)據(jù)進(jìn)行實(shí)時(shí)處理，F(xiàn)PGA更能發(fā)揮

2、其獨(dú)有的優(yōu)勢。
　　本文的研究主要是利用FPGA實(shí)現(xiàn)了一個(gè)實(shí)時(shí)圖像處理平臺(tái)，其中包括選擇合適的快速算法，系統(tǒng)整體構(gòu)架設(shè)計(jì)，Verilog HDL的實(shí)現(xiàn)和針對(duì)每個(gè)模塊的自動(dòng)化測試。其中，本文分析了視頻圖像處理中的基本算法，結(jié)合FPGA自身的一些特點(diǎn)，在闡述了FPGA的一些設(shè)計(jì)思想和方法的基礎(chǔ)上，對(duì)一些圖像算法在并行性上進(jìn)行分解和優(yōu)化，使算法更能夠適合并行的硬件設(shè)計(jì)。同時(shí)，本文在高速的圖像處理平臺(tái)上，通過FPGA實(shí)現(xiàn)了I2 C控制器模

3、塊，異步FIFO模塊，SAA7113視頻信號(hào)采集模塊其中包括了解碼VPO總線ITU.BT656格式，YUV空間到RGB顏色空間轉(zhuǎn)換，柔性適用于不同分辨率的TFT-LCD,VGA控制器顯示方案，由中值濾波和高通濾波組成的濾波去噪模塊，圖像的二值化模塊，以及與外部處理器的接口模塊，同時(shí)針對(duì)存儲(chǔ)器操作實(shí)現(xiàn)了SRAM的乒乓操作和SDRAM控制器模塊，該模塊由于PCB走線和工藝關(guān)系最快可以跑到140MHz。
　　在本文的最后，介紹了采用腳本

4、的方式利用EDA工具搭建自動(dòng)化測試平臺(tái)的基本方法和利用測試平臺(tái)針對(duì)該系統(tǒng)進(jìn)行自動(dòng)化測試結(jié)果對(duì)比的一些基本步驟，本系統(tǒng)設(shè)計(jì)的關(guān)鍵是將算法與硬件電路結(jié)合起來，采用并行性和流水性結(jié)構(gòu)實(shí)現(xiàn)，與傳統(tǒng)的采用PC軟件的串行性有著本質(zhì)的區(qū)別，在軟件設(shè)計(jì)中合理的數(shù)據(jù)結(jié)構(gòu)是實(shí)現(xiàn)算法的基石，軟件中的數(shù)據(jù)結(jié)構(gòu)都是在順序執(zhí)行的基礎(chǔ)上實(shí)現(xiàn)的，而在FPGA設(shè)計(jì)的基礎(chǔ)是由可以同步并行執(zhí)行的電路構(gòu)成。在FPGA設(shè)計(jì)中需要將這些算法分解成可以并行執(zhí)行電路邏輯結(jié)構(gòu)，并且能適