面向SystemC的軟錯誤敏感度分析方法.pdf

1、隨著半導體制造工藝的不斷進步，由粒子輻射、噪聲干擾等原因引起的軟錯誤問題日益凸顯，對電路可靠性造成了越來越嚴重的影響。在電路設計階段引入軟錯誤率評估能有效提高電路可靠性指標，減少設計反復并節(jié)約開發(fā)成本。隨著電路設計復雜度的不斷提高以及IP復用技術的廣泛應用，SystemC語言由于其優(yōu)越的軟硬件協(xié)同開發(fā)能力，被廣泛應用于電子系統(tǒng)級設計，進行高層次系統(tǒng)建模與仿真驗證。
　　因此本文提出了一種面向SystemC電路設計的軟錯誤敏感度分析

2、方法。這種方法通過仿真器在系統(tǒng)運行過程中對系統(tǒng)內部電路節(jié)點進行隨機故障注入并監(jiān)測系統(tǒng)運行結果，以此評估系統(tǒng)軟錯誤敏感度。
　　首先，基于SystemC/Verilog語言等效性，通過對系統(tǒng) Verilog代碼的改寫實現(xiàn)測試電路的SystemC建模，并在 Modelsim軟件環(huán)境中使用混合仿真方法驗證系統(tǒng)功能正確性。高層次SystemC建模能有效提高系統(tǒng)運行速度。其次，以系統(tǒng)內模塊接口信號以及模塊內部所有信號作為故障注入點能模擬絕大

3、多數(shù)軟錯誤現(xiàn)象，并在軟錯誤敏感度指標中引入模塊面積對系統(tǒng)總體軟錯誤率的影響，可以有效提高軟錯誤率分析精度。再者，在保證統(tǒng)計分析精度前提下，使用分層抽樣策略對故障注入樣本空間進行壓縮，通過減少故障注入實驗數(shù)提高仿真故障平臺的運行效率。
　　驗證實驗以基于OR1200處理器的最小系統(tǒng)的SystemC模型為測試電路，使用仿真故障注入方法以及仿真加速策略構建故障注入平臺。在此基礎上，使用分層抽樣策略進行共計約30萬次的故障注入實驗，結合系