組合電路軟錯誤敏感性分析與加固.pdf

1、由于特征尺寸的減少、電源電壓的降低和頻率的升高，使得組合電路越來越容易受到軟錯誤的影響。本文主要研究了組合電路軟錯誤敏感性分析和電路加固方法。對于晶體管軟錯誤敏感性的分析，主要從注入電荷、節(jié)點負載電容、工藝尺寸和電源電壓等方面，討論了這些因素對粒子撞擊產(chǎn)生的脈沖的幅度和寬度的影響。通過調(diào)整晶體管的特征尺寸，分析了晶體管抑制軟錯誤的能力。
　　針對組合電路的基本單元，主要采用加施密特觸發(fā)器、加箝位裝置和加冗余晶體管三種方法實現(xiàn)電路加

2、固。本文采用SMIC90nm工藝，通過HSPICE仿真，將三種加固方法從臨界電荷量、臨界脈沖幅度、面積、速度和功耗等方面進行比較。
　　針對組合電路，介紹了電屏蔽、邏輯屏蔽和鎖窗屏蔽三種屏蔽作用以及它們對電路抑制軟錯誤的影響。著重對組合電路敏感節(jié)點進行了分析，通過軟錯誤率表征節(jié)點對軟錯誤的敏感程度。其中，節(jié)點產(chǎn)生瞬態(tài)脈沖的概率、輸入向量的傳播概率和鎖存窗與時鐘周期的比決定了電路節(jié)點軟錯誤率的大小。
　　對ISCAS’85Be